DAC는 또한 포지티브 및 네거티브 전압 레벨 시프트 설계 아이디어 및 회로 분석을 출력 할 수 있습니다.

응용 사례 분석

케이스 요구 사항

• stm32와 함께 제공되는 DAC를 사용하면 출력 전압 범위가 [0, 3.3V]이고 후자의 모듈은 PCB 크기에 의해 제한되는 [-1V, 1V]가 필요하며 적합한 DAC를 찾을 수없는 경우에만 사용할 수 있습니다. stm32 DAC가 내장되어 있지만 + 전압 만 출력 할 수 있습니다. 어떻게해야합니까?

디자인 아이디어

내 생각 과정은 다음과 같습니다.

• 요구 사항을 충족하려면 [0, 3.3V]에서 [-1.65V, 1.65V]로 오프셋해야합니다.
• 마이너스 전원 공급 장치도 필요합니다.
• 레벨 시프트는 전압을 더하고 빼는 것입니다.
• 내가 필요한 것은 Vo = Vdac-Vdc 공식을 만족시키는 감산기입니다 . 제공된 Vdc = 1.65V이면 출력 Vo는 [-1.65V, 1.65V]에 도달 할 수 있습니다. 실제로 최종 Vo는 [-1V, 1V]를 포함 할 수있는 한 요구 사항을 충족 할 수 있습니다.

레벨 시프트 회로

• 레벨 시프트의 핵심 아이디어는 레벨 시프트의 목적을 달성하기 위해 가산기 또는 감산기를 사용하는 것입니다. 대부분의 경우 증폭기에는 이중 전원 공급 장치가 필요합니다.
• 달성하기 위해Vo = Vdac-Vdc, 감산기의 적용은 다음과 같습니다. 여기서 " 시프트 전압은 이득과 관련이 없습니다."설계 요구 사항을 충족하면 다른 응용 프로그램에 사용할 수 있습니다.

시프트 전압은 이득과 관련이 없습니다.

• 그림에서 DC 전압 " Vdc "는 전원 칩에 의해 전원 이 공급되거나 점선 상자의 저항 분배기에 의해 제공 될 수 있습니다. 이때 " Vdc "는 상수 값이 아니며 입력 신호의 영향 을 받습니다. " V + ". 증폭기가 편차를 합리적인 범위로 출력하려면 적절한 " R5, R6 "저항 값의 시뮬레이션 또는 실제 테스트가 필요합니다.
• 공식 유도.
  
  식 (1) (2)에서, 우리는 얻을 수
  
  있는 경우 R1 = R2 = R3 = R4 = R이 , 우리가 얻을 수있다 :

반전 오프셋

• 변환에 사용되는 " Vdc "는 저항 분배기에 의해 얻어집니다. 변환에 사용되는 DC는 내부 저항이 낮아야하므로 " C1 "이 필수적입니다.
• 입력 신호 " Vi "는 증폭기의 반대쪽 끝에서 입력됩니다.
• 증폭기 이중 전원 공급 장치;
• 공식 유도 :
  
  V + = Vdc
  Let : R3 = R4
  derive :
  
• DC 레벨 " Vdc "가 2 배 증폭되고 " Vdc "의 이득이 2 인 것을 알 수 있습니다.
• 역 오프셋이라고하는 이유 : " Vi "에 비해 Vi는 증가하고 Vo는 감소합니다. Vo 는 Vi의 반대 방향으로 변경됩니다.

같은 방향 오프셋

• 신호는 증폭기의 양극 끝에서 직접 입력됩니다.
• 오프셋을위한 DC 전압은 전원 칩 " VCC "에서 직접 공급 하거나 저항으로 나눌 수 있고 증폭기의 음극 끝에서 입력 할 수 있습니다.
• 공식 파생 :
  
• 하자 : R1 = R2
• V + = Vi
  가능 얻을 :
  
• 동일한 방향 오프셋이라고하는 이유 : 입력 " Vi " 와 비교할 때 Vi가 클수록 Vo 가 커집니다 . Vi를 향한 Vo 는 같은 방향으로 바뀝니다.