前言：DFT的作用是n提高产品质量，降低測試成本。
一、扫描(SCAN)测试
将电路中的存储单元（寄存器Register）转化成为可控制和可观察的存储单元（寄存器） ，将这些单元连接成一个或多个移位寄存器，即扫描链
1、扫描测试的基本原理：将一个集成电路内所有寄存器改成Scannable后串接起来，组成一个移位寄存器，使得从外部能容易地控制并直接观察这些状态存储单元中的内容；扫描测试将时序电路测试转化为组合电路测试；扫描测试的设计要保证各个寄存器可以和组合电路完全隔离开来，以便寄存器的状态可随意设置，同时保证寄存器的输出可观察 。
2、扫描测试的基本设计步骤：将电路中的寄存器转化成为可控制和可观察的寄存器，一般是用带扫描功能的寄存器代替逻辑电路中的寄存器；再把这些寄存器连接成一个或多个移位寄存器，即扫描链；n当电路处于扫描模式（测试模式）时，就可以向扫描链（扫描寄存器）中移入/移出数据。
3、 扫描测试的两种方法：全扫描（Full Scan），以面积和速度为代价。部分扫描（Partial Scan），只选择一部分寄存器构成移位寄存器，可以降低了扫描设计的硬件消耗和测试响应时间。
4、扫描测试的步骤：
（1）电路由正常工作模式转换到扫描测试模式，各寄存器变为扫描链上的移位寄存器；
（2）在测试时钟控制下，先进行初始化测试，即对扫描测试切换和移位寄存器进行测试，写入一连串的0/1；
（3）如果初始化测试正确，开始在芯片测试输入端串行地加入输入测试向量，即由测试时钟对移位寄存器串行写入一连 串0/1作为组合逻辑部分的次级输入
（4）电路切换回正常模式，时钟作用一次，将组合逻辑的运算结果（次级输出）打入移位寄存器；
（5）电路切换回测试模式，由测试时钟将移位寄存器中保存的数据由测试输出脚串行输出。
（6）③至⑤步重复，以检查电路中所有的组合逻辑部分。
二、内建自测试(BIST)
1、为了弥补内部扫描技术的不足，出现了内建自测试。在电路内部增加测试电路结构，在测试时这个测试电路结构能够自己产生激励和比较响应。如果被测电路（Circuit-Under-Test, CUT）具有自己产生测试信号、自己检查输出信号的能力，则称该电路具有内建自测试（BIST）功能。BIST可分为：存储器BIST（MBIST）和 逻辑电路BIST（LBIST）
2、各种类型的独立存储器，以及VLSI特别是SOC中存在的各种类型的嵌入式存储器，包SRAM、DRAM、ROM、FLASH等，由于布局紧密，容易出现故障。
3、MBIST的硬件结构：MBIST需要给存储器加测试控制电路和测试外包电路，负责存储器的测试及控制功能，如下图所示：
4、LBIST的应用场合：对于逻辑电路，以一个上百万门的嵌入式微处理器为例，如采用全扫描大概要增加10％芯片面积。全扫描设计可以取得较高的故障覆盖率，但可能在处理器关键路径上增加DFT电路，从而增加电路延时、降低电路性能。因此，微处理器的数据通道（Datapath）可以采用基于指令的LBIST内建自测试方法来进行测试。
三、静态电流(IDDQ)测试
若存在电流性故障, 会使电路在静态时产生一个高于正常值的电流。Iddq 指CMOS电路在所有门处于静态下的电源总电流。在CMOS 逻辑中非翻转状态的门只消耗静态或者二极管反向(diode reverse) 电流。由于静态时PMOS和NMOS管不会同时导通, 流过它的仅是漏电流即静态电流Iddq ，约为1nA。对于一块大规模集成电路，其Iddq应在uA级（ Iddq大小与集成度有关），任何导通的桥接、短路和断路故障都将导致静态电流Iddq上升一个数量级以上。
1、为了检测CMOS电路中的某一个故障, 首先必须生成能激活该故障的IDDQ测试向量，该IDDQ 测试向量必须在该故障条件下能够制造一条或多条由VDD到VSS的低电阻通路，相当于电压测试中的故障激活和传播。
2、但是同电压测试不一样，IDDQ 测试不需要把故障效应传播到原始输出端，因为IDDQ 测试并不在原始输出端，这是IDDQ实际应用时的方便之处。 。。
