Verilog中if-else改写成case的方法

转载：芯片设计小实例——优先级“转移”

将数据通路上的“优先级”转移到控制通路，使数据通路实现无优先级。而控制通路通过从数据通路转移过来的“优先级”实现互斥。这样一来数据通路便可以依然使用这种case语句进行选择，优化时序。