2020年数字设计/芯片前端面试经验-NVIDA（英伟达）+创发科+紫光展锐

//              NVIDA

• 一面通过后会有一个二面群面，没有消息，估计凉凉

1. 当READY信号因为时序问题有一个cycle的延迟时，怎么保证数据传输正确
2. 会什么编程语言？除了Verilog，会SystemVerilog吗？对SystemVerilog的理解
3. SRAM的种类有哪些？双端口实现有什么缺点？SRAM和LUT的异同，怎么选择，为什么？
4. 100个数据100个cycle写，写后休息100个cycle，2个数据2个cycle读，读后休息2个cycle，计算一下需要的FIFO深度
5. 同步复位和异步复位的优缺点
6. 你在RTL中怎么选用if-else和case？
7. 你在RTL中case casex casez在什么情况下会使用？
8. 异步FIFO怎么实现？当读写地址相同怎么办，如果使用格雷码发生亚稳态，应该怎么办？
9. 状态机有哪几种？
10. 对低功耗设计有多少了解？有哪些低功耗设计方法，使用门控时钟对slack有什么影响 ？
11. 能否接受岗位调动，如IC使用C做或使用SV做验证
12. 对工作地点的看法
13. 今年秋招同学们的整体情况，自己是否有OFFER

//                创发科

• 创发科今年数字IC就一面
• 面试官表现出对我面试表现的不满意，应该是凉了

1. 怎么保证UART RX接收正确，万一接收到的数据是毛刺呢？
2. 同步、异步FIFO的区别，在设计中有哪些不同？
3. 为什么使用格雷码，格雷码一定能有效保证一次只变化1bit吗？如果布线延迟影响了格雷码的输出怎么办？
4. 在IC流片后发现调整频率都无法解决问题，使用热风枪吹到70度后问题解决，问题出在了哪？
5. 在IC流片后发现频率调快后出现问题，问题出现在哪？
6. 了解MMU Cache TCP/IP相关的知识吗？

//                     紫光展锐

• 获得OFFER，上海比南京/苏州高2k

1. 采用的时钟是否同源？
2. 对跨时钟域的了解？
3. 有没有自己设计过FIFO？
4. SOC综合后的功耗、面积
5. 二面：LVT HVT的选择

// 秋招笔试面试整理合计请移步 点|墨