【每日一知】带你走近5nm芯片 (2021.02.05 )

【每日一知】带你走近5nm芯片 (2021.02.05 )

一、简介

  • 5nm、7nm指的是什么?

    平时所说5nm或7nm说的是晶体管的宽度(也叫线宽),纳米级的电路的工艺难度是很的。

  • 难在哪里?

    制造晶体管涉及到光刻刻蚀等复杂的加工工艺。
    台积电就是从阿斯麦尔(ASML)采购了可以加工5nmEUV光刻工艺的光刻机
    中芯国际因为美国的封锁,从阿斯麦尔(ASML)进口光刻机受阻,所以接下来的5nm工艺推进暂时会遇到很多的困难。

二、优势

  • 最近几年芯片工艺从14nm10nm再到最近的7nm5nm,每一次制程的升级,都伴随着cpu的巨大升级
  • 据计算,晶体管宽度每前进1nm性能将提升30%-60%,从而在体积不变的前提下,集成越高的芯片能够塞入更多的功能电路提升性能,降低能耗。

三、现状

  • 为什么芯片5nm是极限?
    目前的芯片工作的模式还是经典逻辑电路
    当制程小于5nm, 量子效应占主导地位。譬如量子遂穿,测不准,纠缠,经典逻辑就工作不了了。

  • 5nm 芯片「翻车」?

从2020年下半年开始,各家手机芯片厂商就开始了激烈的5nm芯片角逐,
苹果、华为、高通、三星相继推出旗舰级5nm移动处理器,
并宣称无论是在性能上还是在功耗上都有着优秀的表现。

不过从这几款5nm芯片的实际表现来看,一些用户并不买账,
认为5nm手机芯片表现并没有达到预期,5nm芯片似乎遭遇了一场集体“翻车”。

原因

  • 发热源自于晶体管漏电,产生的功耗。
    目前的晶体管设计使用的是鳍式场效应晶体管( FinFET),这个工艺从28nm开始使用至今,5nm已经到达它的物理极限,引发量子隧穿效应,于是开始漏电严重

解决

  • 环绕栅极晶体管是解决此问题的方向,但由于其成本与技术迭代的原因还没有大规模应用
====================================================================
每日更新
如果你喜欢这样的形式,记得 留言点赞关注,你们的支持是我创作的动力,我也在分享的同时跟你们一起学习√
欢迎建议、指正、批评。

猜你喜欢

转载自blog.csdn.net/qq_51366188/article/details/113686318