目录
一、ttl
1、简介
TTL—Transistor-Transistor Logic 三极管－三极管逻辑
TTL电路以双极型晶体管为开关元件，所以又称双极型集成电路。双极型数字集成电路是利用电子和空穴两种不同极性的载流子进行电传导的器件。
它具有速度高（开关速度快）、驱动能力强等优点，但其功耗较大，集成度相对较低。
根据应用领域的不同，它分为54系列和74系列，前者为军品，一般工业设备和消费类电子产品多用后者。74系列数字集成电路是国际上通用的标准电路。其品种分为六大类：74&TImes;&TImes;（标准）、74S&TImes;&TImes;（肖特基）、74LS××（低功耗肖特基）、74AS××（先进肖特基）、74ALS××（先进低功耗肖特基）、74F××（高速）、其逻辑功能完全相同。
结构
2、电平标准
输出 L： <0.8V ； H：>2.4V。
输入 L： <1.2V ； H：>2.0V
TTL器件输出低电平要小于0.8V，高电平要大于2.4V。输入，低于1.2V就认为是0，高于2.0就认为是1。
3、TTL与非门的基本结构
图1是TTL与非门的电路结构。可以看出，TTL与非门电路基本结构由3部分构成：输入级、中间级和输出级。因为电路的输入端和输出端都是三极管结构，所以称这种结构的电路为三极管---三极管逻辑电路。
输入级：输入级是一个与门电路结构。T1是多发射极晶体管，可以把它的集电结看成一个二极管，把发射结（三个发射结）看成是与前者背靠背的3个二极管，如图2所示。由此看出，输入级就是一个与门电路：Y=A·B·C。
中间级：由三极管T2和电阻RC1、RE2组成。在电路的开通过程中利用T2的放大作用，为输出管T3提供较大的基极电流，加速了输出管的导通。所以，中间级的作用是提高输出管的开通速度，改善电路的性能。
输出级：由三极管T3、T4、二极管D和电阻RC4组成。如图3所示，图3（a）是前面讲过的三极管非门电路，图3（b）是TTL与非门电路中的输出级。从图中可以看出，输出级由三极管T3实现逻辑非的运算。但在输出级电路中用三极管T4、二极管D和RC4组成的有源负载替代了三极管非门电路中的RC,目的是使输出级具有较强的负载能力。
（2）工作原理
在下面的分析中假设输入高、低电平分别为3.6V和0.3V，PN结导通压降为0.7V。
①输入全为高电平3.6V（逻辑1）
如果不考虑T2的存在，则应有UB1=UA+0.7=4.3V。显然，在存在T2和T3的情况下，T2和T3的发射结必然同时导通。而一旦T2和T3导通之后，UB1便被钳在了2.1V（UB1=0.7×3=2.1V），所以T1的发射结反偏，而集电结正偏，称为倒置放大工作状态。由于电源通过RB1和T1的集电结向T2提供足够的基极电位，使T2饱和，T2的发射极电流在RE2上产生的压降又为T3提供足够的基极电位，使T3也饱和，所以输出端的电位为UY=UCES=0.3V, UCES为T3饱和压降。
可见实现了与非门的逻辑功能之一：输入全为高电平时，输出为低电平。
②输入低电平0.3V（逻辑0）
当输入端中有一个或几个为低电平0.3V（逻辑0）时，T1的基极与发射级之间处于正向偏置，该发射结导通，T1的基极电位被钳位到UB1=0.3+0.7=1V。T2和T3都截止。由于T2截止，由工作电源VCC流过RC2的电流仅为T4的基极电流，这个电流较小，在RC2上产生的压降也小，可以忽略，所以UB4≈VCC=5v，使T4和D导通，则有：UY=VCC-UBE4-UD=5-0.7-0.7=3.6V。
可见实现了与非门的逻辑功能的另一方面：输入有低电平时，输出为高电平。
综合上述两种情况，该电路满足与非的逻辑功能，是一个与非门。
二、cmos简介
1、简介
MOS—Metal-Oxide Semiconductor 金属氧化物半导体晶体管
CMOS—Complementary Metal-Oxide Semiconductor互补型金属氧化物半导体晶体管
MOS电路又称场效应集成电路，属于单极型数字集成电路。单极型数字集成电路中只利用一种极性的载流子（电子或空穴）进行电传导。
它的主要优点是输入阻抗高、功耗低、抗干扰能力强且适合大规模集成。特别是其主导产品CMOS集成电路有着特殊的优点，如静态功耗几乎为零，输出逻辑电平可为VDD或VSS，上升和下降时间处于同数量级等，因而CMOS集成电路产品已成为集成电路的主流之一。
2、电平
CMOS电平：
输出 L： <0.1Vcc ； H：>0.9Vcc。
输入 L： <0.3Vcc ； H：>0.7Vcc.
3、CMOS与非门的基本结构
输入端CMOS与非门电路，其中包括两个串联的N沟道增强型MOS管和两个并联的P沟道增强型MOS管。每个输入端连到一个N沟道和一个P沟道MOS管的栅极。当输入端A、B中只要有一个为低电平时，就会使与它相连的NMOS管截止，与它相连的PMOS管导通，输出为高电平；仅当A、B全为高电平时，才会使两个串联的NMOS管都导通，使两个并联的PMOS管都截止，输出为低电平。
因此，这种电路具有与非的逻辑功能，即
，n个输入端的与非门必须有n个NMOS管串联和n个PMOS管并联。
由于组成门电路的MOS管的串并联关系，会导致MOS管导通电阻的变化，破坏了CMOS电路的对称性，引起电路噪声容限的降低，输出波形不对称。为了解决这些问题．在上述基本CMOS门电路的基础上，在电路输入、A输出端增加反相器，从而构成了带缓冲的CMOS门电路。
三、区别
1、CMOS是场效应管构成(单极性电路)，TTL为双极晶体管构成（双极性电路）
2、COMS的逻辑电平范围比较大（5～15V），TTL只能在5V下工作， CMOS集成电路供电简单，供电电源体积小，基本上不需稳压。国产CC4000系列的集成电路，可在3~18V电压下正常工作。
3、CMOS的高低电平之间相差比较大、抗干扰性强，TTL则相差小，抗干扰能力差
4、CMOS功耗很小，TTL功耗较大（1～5mA/门）功耗低
CMOS集成电路采用场效应管，且都是互补结构，工作时两个串联的场效应管总是处于一个管导通另一个管截止的状态，电路静态功耗理论上为零。实际上，由于存在漏电流，CMOS电路尚有微量静态功耗。单个门电路的功耗典型值仅为20mW，动态功耗（在1MHz工作频率时）也仅为几mW。
5、CMOS的工作频率较TTL略低，但是高速CMOS速度与TTL差不多相当
6、CMOS的噪声容限比TTL噪声容限大
CMOS集成电路的电压噪声容限的典型值为电源电压的45%，保证值为电源电压的30%。
随着电源电压的增加，噪声容限电压的绝对值将成比例增加。对于VDD=15V的供电电压（当VSS=0V时），电路将有7V左右的噪声容限。
7、通常以为TTL门的速度高于“CMOS门电路。影响 TTL门电路工作速度的主要因素是电路内部管子的开关特性、电路结构及内部的各电阻阻数值。电阻数值越大，工作速度越低。管子的开关时间越长，门的工作速度越低。门的速度主要体现在输出波形相对于输入波形上有“传输延时”tpd。将tpd与空载功耗P的乘积称为“速度-功耗积”，做为器件性能的一个重要指标，其值越小，表明器件的性能越 好（一般约为几十皮（10-12）焦耳）。与TTL门电路的情况不同，影响CMOS电路工作速度的主要因素在于电路的外部，即负载电容CL。CL是主要影响器件工作速度的原因。由CL所决定的影响CMOS门的传输延时约为几十纳秒。
8、TTL电路是电流控制器件，而coms电路是电压控制器件。
9、CMOS集成电路的逻辑高电平"1"、逻辑低电平"0"分别接近于电源高电位VDD及电源低电位VSS。当VDD=15V，VSS=0V时，输出逻辑摆幅近似15V。因此，CMOS集成电路的电压利用系数在各类集成电路中指标是较高的。
10、cmos输入阻抗高，CMOS集成电路的输入端一般都是由保护二极管和串联电阻构成的保护网络，故比一般场效应管的输入电阻稍小，但在正常工作电压范围内，这些保护二极管均处于反向偏置状态，直流输入阻抗取决于这些二极管的泄露电流，通常情况下，等效输入阻抗高达103~1011?，因此CMOS集成电路几乎不消耗驱动电路的功率。
11、cmos温度稳定性能好，由于CMOS集成电路的功耗很低，内部发热量少，而且，CMOS电路线路结构和电气参数都具有对称性，在温度环境发生变化时，某些参数能起到自动补偿作用，因而CMOS集成电路的温度特性非常好。一般陶瓷金属封装的电路，工作温度为-55 ~ +125℃；塑料封装的电路工作温度范围为-45 ~ +85℃。
12、cmos扇出能力强，扇出能力是用电路输出端所能带动的输入端数来表示的。由于CMOS集成电路的输入阻抗极高，因此电路的输出能力受输入电容的限制，但是，当CMOS集成电路用来驱动同类型，如不考虑速度，一般可以驱动50个以上的输入端。
13、cmos抗辐射能力强，CMOS集成电路中的基本器件是MOS晶体管，属于多数载流子导电器件。各种射线、辐射对其导电性能的影响都有限，因而特别适用于制作航天及核实验设备。
14、cmos可控性好，CMOS集成电路输出波形的上升和下降时间可以控制，其输出的上升和下降时间的典型值为电路传输延迟时间的125%~140%。
15、cmos接口方便，因为CMOS集成电路的输入阻抗高和输出摆幅大，所以易于被其他电路所驱动，也容易驱动其他类型的电路或器件。