FPGA设计之门控时钟

门控时钟的设计初衷是 实现FPGA的低功耗设计，本文从什么是门控时钟、门控时钟实现低功耗的原理、推荐的FPGA门控时钟实现这三个角度来分析门控时钟。

一、什么是门控时钟

门控时钟技术(gating clock) 是通过在时钟路径上增加逻辑门对时钟进行控制，使电路的部分逻辑在不需要工作时停止时钟树的翻转，而并不影响原本的逻辑状态。在ASIC和FPGA设计中都存在门控时钟的概念（前者应用更广）。

典型的门控时钟逻辑如下图所示：