昨天(2018.5.7)下午在学校实验室做数字逻辑实验，在经过几次增加、删除设计文件和仿真文件后就出现了无法综合情况，并且产生报错如下：
Running vivado with args -log orgate.vds -m64 -mode batch -messageDb vivado.pb -notrace -source orgate.tcl拒绝访问。
几经搜索查找，都无结果。
本以为是当前project的文件损坏了，可是当我打开其他正常project也产生了同样的问题。
而又没有解决方案... ...
很无奈，我只好卸载了Vivado2015.2，重新安装一遍。
卸载过程中，Xilinx Design Tools Design Edition2015.2; Xilinx DocNav; Xilinx Information Center 这三个程序得分别卸载，每次卸载后再次卸载另一个程序时候都会提示等待当前卸载完成，所以我不得不每卸载一个程序就重启电脑一次。
重装之后，就没有.tcl文件拒绝访问问题了。
总结，对于Vivado2015.2 .tcl文件拒绝访问时候，重新安装。
当天晚上我又遇到了“WARNING: Default location for XILINX_VIVADO_HLS not found:”的问题，有兴趣的朋友可以访问
https://blog.csdn.net/owen_suen/article/details/80238158