上一篇介绍了数字通信系统中ASK调制技术的FPGA实现。调制信号经过DAC、可选的带通滤波器、功率放大器、天线发送出去后，在接收端收到ASK信号后需要对其解调，提取出包含的信息（基带信号）。无论在哪种调制解调系统中，解调总比调制要复杂很多，本文开始将介绍ASK解调系统的实现。

ASK解调

ASK信号的解调有包络检波法（非相干解调）和同步检测法（相干解调）两种方法。同步检测法系统框图如下：
这里写图片描述
“相干”指的是接收端必须提取出一个与载波同频、同相的信号（窄带滤波器、锁相环），相干的程度将影响到解调性能。键控信号s(n)与相干载波c(n)做乘法后，由LPF滤除高频分量得到基带波形，再经过判决输出得到基带数据m(n)。

包络检波法的系统框图如下：
这里写图片描述
键控信号s(n)经过整流，将交流信号转换为直流信号，通过LPF得到基带信号的包络，再经过判决输出得到基带数据m(n)。包络检波法不需要提取相干载波，整体要比同步检测法简单很多。在大信噪比（≥15dB）的条件下，两种方法的误码率性能几乎差不多，因此工程中多使用包络检波法实现ASK信号解调。

MATLAB设计

在FPGA设计前通常都会使用MATLAB对系统进行建模与仿真。设计ASK解调系统时，选定系统参数：基带信号的符号速率Rb、采样频率Fs。可以使用abs函数对ASK信号整流，设计的低通滤波器截止频率Fc设置为Rb。主要代码如下：

ASK2 = abs(ASK2);   %整流
b = fir1(32, Rb*2/Fs);  %32阶LPF
d_ASK2 = filter(b, 1, ASK2);

本系列主要是讲述FPGA设计，不详细讨论上述函数的使用，具体情况可以的MATLAB的help中查询。滤波器系数经过量化后存储为txt(coe)文件，在FPGA设计中调用。

FPGA设计

在Vivado开发环境下完成2ASK和4ASK解调技术的设计并进行仿真（本文设计仅提取出基带信号包络，不包括符号判决与位定时脉冲模块）。模块接口如下：

`timescale 1ns / 1ps
//--------------------------------------------------------
//   包络检波法（非相干解调）实现ASK信号解调
//--------------------------------------------------------
module ASKdemod_liuqi
(
    input rst,
    input clk,
    input signed [7:0] din,    //ASK键控信号输入
    output reg [7:0] abs_din,  //整流后ASK信号
    output signed [13:0] dout  //解调输出基带信号包络
);

整流部分即为取绝对值，判断输入信号的符号位，为负数则取反，为正数则保持。代码如下：

//--------------------------------------------------------
//   整流（取绝对值）
//--------------------------------------------------------
always @ (posedge clk or posedge rst)
    if (rst) abs_din <= 'd0;
    else    //负数取反；正数保持
        if (din[7]) abs_din <= -din;
        else abs_din <= din;

低通滤波器使用Vivado提供的FIR Compiler IP核，滤波器系数使用MATLAB生成的coe文件，具体使用方法可参考“FPGA数字信号处理（五）Vivado FIR IP核实现 https://blog.csdn.net/fpgadesigner/article/details/80621411 ”。代码如下：

wire s_tready, m_tvalid;
wire signed [23:0] m_tdata;

fir_compiler_0 U0
(
        .aclk                 (clk),
        .s_axis_data_tvalid   (1'b1),
        .s_axis_data_tready   (s_tready),
        .s_axis_data_tdata    (abs_din),
        .m_axis_data_tvalid   (m_tvalid),
        .m_axis_data_tdata    (m_tdata)
);

assign dout =  m_tdata[19:6];

endmodule

滤波器的输出为全精度输出，对其截取14bit（保留1bit符号位）作为基带包络信号输出即可。

仿真与工程下载

编写testbench，主要是ASK调制信号的产生。使用MATLAB生成ASK调制信号数据存入txt中，在testbench中读取txt文件。文件操作方法参考“Testbench编写指南（一）文件的读写操作” https://blog.csdn.net/fpgadesigner/article/details/80470972 。

对2ASK信号解调的仿真效果如下图所示：
这里写图片描述
很明显看到输出的基带包络信号有2种电平状态，与ASK调制信号状态一一对应（ASK有波形时，包络为1；ASK无波形时，包络为0），只不过由于运算的关系，导致输出有一定延时。对4ASK信号解调的仿真效果如下图所示：
这里写图片描述
也可以看到输出的基带包络信号有4种电平状态，与ASK调制信号状态一一对应。

扫描二维码关注公众号，回复： 1636803 查看本文章

至此一步，还没有提取出基带信号的数据，还需要判决输出和位定时脉冲两个模块才能实现。具体可参考“FPGA数字信号处理（十二）符号判决门限的实现”和“FPGA数字信号处理（十三）锁相环位同步技术的实现”两篇博文。

完整的ASK解调系统的Vivado工程（含testbench仿真）将在记录完相关博文后上传到csdn提供下载。

FPGA数字信号处理（十一）ASK解调技术

ASK解调

MATLAB设计

FPGA设计

仿真与工程下载

猜你喜欢