EEPROM_24AA64/24LC64
64K I2C™CMOSSerial EEPROM
1.0 电气特性
表1-1驱动选择表
型号 |
电压范围 |
最大时钟频率 |
温度等级 |
24AA64 |
1.8-5.5V
扫描二维码关注公众号，回复：
2159326 查看本文章
|
400 kHz |
I |
24LC64 |
2.5-5.5V |
400 kHz |
I, E |
†100 kHz for Vcc < 2.5V. |
|||
特性：
（1） 低功耗：在5.5V下，最大写入电流3 mA ，最大读电流是400uA，待机电流100 uA。
（2） 2线串口总线，I2C兼容。
（3） 可串联多达8台设备。
（4） 自擦除/写周期。
（5） 有效支持32位页写或字节写模式。
（6） 最大写周期时间位5ms。
（7） 硬件编写保护整个数组。
（8） 防干扰
（9） Schmitt触发噪声抑制输入。
（10）有1,000,000个擦除/写周期。
（11）静电放电保护> 4000V。
（12）数据保留> 200年。
（13）封装形式：8-pin PDIP, SOIC (150 and 208 mil) and TSSOP
packages; 14-pin SOIC package
（14）温度范围
-工业 (I):-40 °c 到 + 85 ° c
-自动 (E)-40 ° c到 + 125 ° c
简介：
微芯片技术公司24AA64/24LC64。(24xx64*)是一个8K x8 (64K位)系列上电可擦的可在宽的电压范围内运行(1.8V至5.5V)。它是为先进的，低功率的应用，如个人通信或数据采集而开发的。该设备还具有最多32字节的页写能力。
该设备既能随机读取，又能连续读取64K边界。功能地址行允许在同一总线上最多有8个设备，最多可达512个Kbits地址空间。该设备可封装在标准8针PDIP、8针SOIC(150和208 mil)和8针TSSOP中使用。
图1-1 框图
表1-2 管脚功能表
管脚 |
功能 |
A0,A1,A2 |
用户可配置的芯片选择 |
Vss |
接地 |
SDA |
串行数据 |
SCL |
串行时钟 |
WP |
写保护的输入 |
Vcc |
+1.8 to 5.5V (24AA64) |
2.0引脚说明
A0、A1、A2
A0、A1、A2输入被24xx64用于多个设备操作。这些输入的级别与从地址中相应的位相比较。如果比较为真，则选择芯片。通过使用不同的芯片选择位组合，可以将多达8个设备连接到同一总线上。这些输入必须连接到VCC或VSS。
SDA串行数据
这是一个双向的pin，用于将地址和数据传输到设备之外。这是一个打开传输终端,因此,SDA总线需要停下电阻器VCC(一般的10 kΩ100 kHz,2 kΩ400 kHz)
对于正常数据传输，SDA只允许在SCL低时进行更改。在SCL高度上的变化是用来指示起始和停止条件的。
SCL串行时钟
此输入用于同步从设备到设备的数据传输。
WP
该引脚可以连接Vss、Vcc或悬空。如果悬空状态下，在这个引脚上的一个内置的下拉电阻器将使设备处于无保护状态。如果绑定到Vss或悬空，则启用正常内存操作(读/写整个内存为0000 - 1fff)。
3.0功能描述
24xx64支持双向双线总线和数据传输协议。将数据发送到总线上的设备被定义为发送器，而接收数据的设备则被定义为接收器。总线必须由产生串行时钟(SCL)的主设备控制，控制总线访问，并生成启动和停止条件，而24xx64作为一个从机。主机和从机都可以作为发射器或接收器，但主设备决定哪个模式被激活。
4.0总线特性
总线协议已定义如下:
•只有在总线空闲时才会启动数据传输。
•在数据传输过程中，当时钟线（SCL）高时，数据线（SDA）必须保持稳定。当时钟线高时，数据线的变化将被解释为开始或停止状态。因此，已经定义了以下总线条件(图4-1)。
图4-1 串行总线的顺序数据传输
A——总线空闲：SCL和SDA都为高；
B——数据传输开始：SDA拉低，SCL为高，表示开始传输命令，所有的指令都在此命令之后执行。
C——数据传输结束：SDA拉高，SCL为高，表示停止传输命令，所有的指令都在此命令之后停止。
D——数据线的状态表示有效数据，在开始条件下，数据行在时钟信号的高周期期间是稳定的。在时钟信号的低周期内，必须改变线路上的数据。每一点数据有一个时钟脉冲。每个数据传输都是由一个启动条件启动，并以停止条件终止。在启动和停止条件之间传输的数据字节数由主设备决定。
ACK——应答信号：每个接收设备在接收到每个字节后，必须生成一个应答信号。主设备必须产生一个额外的时钟脉冲，它与这个确认位相关联。
（注：如果内部编程周期正在进行，则24xx64不会生成任何应答位。）
在确认时钟脉冲期间，ACK应答必须拉低SDA，在SCL为高，持续一个时钟周期。
当然,设置和保存时间必须考虑在内。在读取过程中，主必须将数据的结束信号发送给从机，而不是在最后一个字节上生成一个ack位。在这种情况下，从机(24xx64)将使数据行高，以使主能够生成停止条件。
图4-2 应答实序
5.0设备地址
控制字节是在主设备启动条件后收到的第一个字节(图5-1)。控制字节由4位控制码组成;对于24xx64，它被设置为读取和写入操作的1010二进制。接下来的3位控制字节是片选位(A2, A1, A0)。片选择位允许在同一总线上使用多达八个24xx64设备，并用于选择访问哪个设备。控制字节中的片选择位必须对应于相应的A2、A1和A0引脚的逻辑层响应。这些位实际上是子地址的三个最重要的部分。
图5-1 控制字节格式
控制字节的最后一点定义要执行的操作。当设置为一个读操作时，选择一个读操作，并在设置为0时选择写操作。接下来的两个字节定义了第一个数据字节的地址(图5-2)。因为只有A12……A0被使用，上面的三个地址位是无效位。上面的地址位先被传送。
（64K——64*1024变为65536位(Bit)，然后除以8变为8192字节（Byte），该字节需要的地址为213，因此需要13位，所以地址选16位的方便，高三位为无效位）
