本期的快问快答主要帮大家解决一些软件，调试等方面的问题，帮助大家更快速地了解和使用采集卡。
特性阻抗大小会影响信号传输功率、传输损耗、串扰等电气性能，而其板材和几何结构又影响制造成本，这种情况只能找一个折中值。而50Ω正是同轴线的传输功率、传输损耗以及制造成本的一个最佳平衡点。所以大多数高速信号都会采用50Ω特性阻抗系统，形成标准并沿用至今，成为使用最广泛的一种阻抗标准。比如常见的PCIE，其单端阻抗就是要求是50Ω。
1MΩ是示波器的规范。而电容是并不想要但是又不可避免的寄生参数。在DC和较低频时，1MΩ起到主导地位。而当频率超过10M以后，电容会成为主要的负载。由于这两个参数的引入，就会使得测量时的信号与原信号有差异，从而使测量结果出现误差。那么差异有多大呢，这也要取决于被测电路的输出电阻和负载。
带通采样又叫IF采样、调和采样、下奈奎斯特采样和下采样等。实际中遇到的许多信号是带通型信号。这种信号的带宽往往远小于信号中心频率。若带通信号的上截止频率为 fH,下截止频率为fL, 这时并不需要抽样频率高于两倍上截止频率fH,可按照带通抽样定理确定抽样频率。
带通采样定理：设带通信号m(t),其频率限制在fL与fH之间，带宽为B=fH-fL，如果最小抽样速率fs=2fH/m,m是一个不超过fH/B的最大整数，那么m(t),可以完全由其抽样值确定。
我们要采的信号频率在10M左右，用10M带通滤波器缩小了选取频率范围，提升了信噪比。
当编译和执行一个工程时，可以在Debug和Release两种配置下执行。
Debug模式用于调试程序，这是个受保护的运行环境，它将告诉你程序是否有泄露， 在运行时也能对特定函数的结果进行检查。然而它生成的可执行文件运行较慢。
因此当你的应用经过测试准备投入使用时，你应该在Release模式下进行编译，这将生成供最终用户使用的可执行文件。
简单的说就是Debug下可以进行调试，查bug，改错，且运行较慢。
虽然Release下也可以打断点，但是有时候有些变量的值在Release下是看不见的。调试的话应该用Debug。
注意：经常发生Debug模式下运行正常而Release模式出错的情况，因此要进行更多测试来找到潜在的Bug。
Code = (幅值 Vpp)/满量程；
满量程 = 2 ^(分辨率)；
通常看 图上的code个数，然后与code值相乘得到实际输出电压。
客户做上位机软件二次开发，需要看API开发文档；做FPGA二次开发的，涉及到嵌入式软件修改，需要看嵌入式软件说明；
7、 FLASH和QDRII+SRAM是什么区别？ FLASH: 用来配置FPGA。
QDRII+SRAM：内存
带通采样又叫IF采样、调和采样、下奈奎斯特采样和下采样等。实际中遇到的许多信号是带通型信号。这种信号的带宽往往远小于信号中心频率。若带通信号的上截止频率为 fH,下截止频率为fL, 这时并不需要抽样频率高于两倍上截止频率fH,可按照带通抽样定理确定抽样频率。
带通采样定理：设带通信号m(t),其频率限制在fL与fH之间，带宽为B=fH-fL，如果最小抽样速率fs=2fH/m,m是一个不超过fH/B的最大整数，那么m(t),可以完全由其抽样值确定。
一般编译软件有带资源预估的功能。如果要估算主要考虑3种资源够不够。
普通逻辑单元；块rom；GCLK（快速时钟线）。
1）普通逻辑单元：主要是计数器、零散寄存器、比较器等用。先看芯片资料一个逻辑单元中有几个D触发器记忆，一共有多少个逻辑单元。计数器、零散寄存器、比较器每一位都要用到一个D触发器记忆。两个比较就能知道够不够，这个需要有一定编程经验，知道完成某种功能需要多少计数器、零散寄存器、比较器。
2）块rom：主要用于查表、buff、fifo等大量数据的存储和交换。比较手册和应用的需求来确定够不够。
3）GCLK：FPGA的时钟设计非常重要，时钟信号不到万不得已一定要走快速时钟线。一般看器件的快速时钟线够不够，要看应用的功能块多不多。一般一个功能尽量可以用到一个统一时钟，功能越复杂功能块越多使用到的时钟线就会越多。还有一些通讯的异步时钟也要用到快速时钟线资源如：高速CPU的读、写等。
我们采集卡的240T，剩余百分之十几。
(1) 安装事项
先卸载完全(如果安装失败过)，再安装。
默认安装路径。
(2) 注意事项
a.设置的段长度要小于脉冲周期。
b.有/无限点多次触发不能使用软触发。
1.扫描检测硬件改动。2.重启电脑。3.更换PCIe接口或电脑主板。
本期的快问快答先回答大家这么多~下期我们会就硬件方面展开讨论，内容会比较多，请大家期待吧。
