74HC374 是一个八路d触发器(三态同相)芯片
D触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。
在数字系统和计算机中有着广泛的应用。触发器具有两个稳定状态，即”0”和”1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
触发器有集成触发器和门电路组成的触发器。触发方式有电平触发和边沿触发两种。
D触发器在时钟脉冲CP的前沿（正跳变0→1）发生翻转，触发器的次态取决于CP的脉冲上升沿到来之前D端的状态，即次态=D。因此，它具有置0、置1两种功能。由于在
CP=1期间电路具有维持阻塞作用，所以在CP=1期间，D端的数据状态变化，不会影响触发器的输出状态。
D触发器应用很广，可用做数字信号的寄存，移位寄存，分频和波形发生器等。
可以知道D触发器是在CLK上升沿锁存的
74HC374的管脚:
1脚:OE 20脚:VCC
3脚:D0 P00(LQPF->37) 2脚:Q0
4脚:D1 P01(LQPF->36) 5脚:Q1
7脚:D2 P02(LQPF->35) 6脚:Q2
8脚:D3 P03(LQPF->34) 9脚:Q3
13脚:D4 P04(LQPF->33) 12脚:Q4
14脚:D5 P05(LQPF->32) 15脚:Q5
17脚:D6 P06(LQPF->31) 16脚:Q6
18脚:D7 P07(LQPF->30) 19脚:Q7
//———————————-
1脚: OE 20脚:VCC
2脚: Q0 19脚:Q7
3脚: D0 18脚:D7
4脚: D1 17脚:D8
5脚: Q1 16脚:Q8
6脚: Q2 15脚:Q5
7脚: D2 14脚:D5
8脚: D3 13脚:D4
9脚: Q3 12脚:Q4
10脚:GND 11脚:CP
真值表:
程序的编写流程:
1: CLK(时钟) == 0
* OE(使能) == 1 //芯片输入失能*
2. 放数据进来(D0–>D7)并行口
3. CLK(时钟) == 1 (数据锁存)
* OE(使能) == 0 //芯片输入使能*
d触发器芯片有:
双D触发器74LS74
74LS364八D触发器（三态）
7474、74 H74、74F74、74ALS74、74L74、74LS74A、74S74、74HC73、74C74双D型正沿触发器（带预置和清除端）
74174、74LS174、74F174、74ALS174、74S174、74HC174、74C174 六D型触发器（带清除端）
74175、74LS175、74F175、74ALS175、74S175、74HC175、74C175 四D型触发器（带清除端）
74273、74LS273、74S273、74F273、74ALS273、74HC273 八D型触发器（带清除端）
74LS377、74F377、74S3777 八D 触发器
74LS378、74F378、74S378、74HC378 六D 触发器
74LS379、74F379、74S379、74HC379八D 触发器