Verilog wait语句

wait语句

wait语句是一种不可综合的电平触发事件控制语句，有如下两种形式：

 
wait(条件表达式) 语句/语句块;
wait(条件表达式);
对于第一种形式，语句块可以是串行块（begin…end）或并行块（fork…join）。当逻辑表达式为“真”时，语句块立即得到执行；否则，暂停进程并等待，直到逻辑表达式变为“真”，再开始执行。

对于第二种形式，当仿真执行到wait语句时，如果条件表达式为真，那么立即结束该语句的执行，仿真程序继续往下执行；否则，仿真程序进入等待状态，直到条件表达式为真。
--------------------- 
作者：formerman 
来源：CSDN 
原文：https://blog.csdn.net/formerman/article/details/4548302 
版权声明：本文为博主原创文章，转载请附上博文链接！