L4/fiasco原生驱动在瑞萨M3单板支持emmc

其他 2019-01-23 09:51:17 阅读次数: 0
版权声明：本文为博主原创文章，未经博主允许不得转载。 https://blog.csdn.net/gaojy19881225/article/details/86604626

EMMC协议层框架在另外文档中介绍，本文主要介绍跟单板（瑞萨M3）emmc相关实现部分。

注：驱动基于linux 4.9.0版本移植。

1.初始化（probe）

1.1MMC主结构体内存申请

调用协议层接口函数mmc_alloc_host为struct tmio_mmc_host申请空间。

struct tmio_mmc_host* tmio_mmc_host_alloc()

{

struct tmio_mmc_host *host;

struct sdmmc_host *mmc;

 

mmc = mmc_alloc_host(sizeof(struct tmio_mmc_host));

if (!mmc)

return NULL;

 

host = mmc_priv(mmc);

host->mmc = mmc;

 

return host;

}

 

1.2 MMC寄存器及中断资源获取及映射

  1. Linux中寄存器及中断资源由dts配置、解析。L4/fiasco中则通过io配置文件。
  2. 调用zreio_lookup_device函数，传入io文件中相应节点的hid字串，可以获取设备和资源的handle。
  3. 然后，再调用zreio_lookup_resource函数，传入type，可以获取中断号和寄存器物理地址范围。
  4. 最后调用zreio_request_iomem函数映射寄存器地址，获取虚拟地址。

static int32_t rcarm3_mmc_resource_request(struct tmio_mmc_host *host)

{

  zreio_device_handle_t device_handle;

  zreio_resource_handle_t res_handle;

  zreio_resource_t res;

  zrevbus_paddr_t reg_start = 0;

  unsigned int reg_size = 0;

zre_addr_t mmc_io_addr;

 

if (zreio_lookup_device("renesas,sdhi-r8a7796-2", &device_handle, 0, &res_handle))

{ 错误处理 }

    //get irq

if(zreio_lookup_resource(device_handle, ZREIO_RESOURCE_IRQ, &res_handle, &res)) { 错误处理 }

host->irq = res.start;

    //get reg

if(zreio_lookup_resource(device_handle, ZREIO_RESOURCE_MEM, &res_handle, &res))

{ 错误处理 }

reg_start = res.start;

reg_size = res.end - res.start + 1;

err = zreio_request_iomem(reg_start, reg_size, 0, &mmc_io_addr);

{ 错误处理 }

……

}

 

​​​​​​​1.3 MMC时钟（cpg时钟模块）初始化

  1. 获取cpg时钟模块的寄存器基地址（参照1.2章节）
  2. 设置cpg时钟模块分频系数对应表注1
  3. 设置cpg时钟模块分频系数的取值范围

 

注1：瑞萨cpg模块的分频寄存器——SD-IFn由两个字段控制，但是两个字段的取值又不能全部遍历，所以定义了一个对应表来描述可用的取值。

注2：此章节中提到的“cpg时钟模块”均指cpg针对mmc的时钟控制模块部分。

​​​​​​​1.4 MMC主结构体成员初始化

  1. 通用成员直接赋值（如不支持hs400模式、clk相关回调函数等）
  2. 子结构体成员pdata赋值（包括flag、cap、max_seg、max_blk_cnt等）
  3. 子结构体成员dma赋值（dma enable回调、buswidth等）
  4. 核心子结构体成员mmc赋值（包括位宽、频率范围、电压、cap、ops等）
  5. Tuning及相关回调函数赋值（Gen2+以上瑞萨单板才支持）
  6. 禁能mmc clk、reset mmc、reset并初始化dma
  7. Mutex及sem成员变量初始化

1.5 ​​​​​​​MMC中断初始化及注册

L4/fiasco提供了多种中断注册机制，本驱动采取其中一种：利用pthread_create创建一个回调线程，然后通过zreirq_attach接口函数将本线程attach到指定中断号。

2 ops重要函数

2.1 request函数

处理上层（协议层）提交的request请求。

  1. 如果请求涉及多个block（mrq->shisbc有值），则需要先发送一条命令CMD23设置block数
  2. 如果请求有数据（mrq->data有值），则调用tmio_mmc_start_data函数设置好数据地址、长度等信息，写相关寄存器，启动dma数据传输
  3. 调用tmio_mmc_start_command函数发送读写命令

 

注：从上述分析可以看出，如果有数据需要传输，在发送真正读写命令前dma就已经启动。这样可以节省部分时间。

​​​​​​​2.2 ios函数

Ios函数提供电压和时钟设置。目前L4/fiasco电压设置部分暂不支持，用hardcode写死电压值为1.8V。时钟设置部分主要函数是tmio_mmc_set_clock（寻找最优分频值，设置cpg时钟分频），剩余部分为设置mmc控制器时钟：

  1. 遍历可能的分频组合方式，寻找最接近的分频值注1
  2. 设置cpg时钟分频
  3. 设置mmc控制器时钟分频

 

注1：由于mmc控制器支持2n分频（n取0~9），而cpg时钟模块也支持2n分频（n取1~6），所以可能需要设置的某个时钟频率有多种组合。

​​​​​​​2.3 硬件reset函数

  1. reset mmc控制器
  2. Reset dma控制器
  3. Reset scc相关控制器

2.4 tuning函数

在HS200模式中，发送tuning命令后，mmc设备会将预制的tuning数据发送给host。Host可以利用接收到的数据，根据特定的算法计算出最佳采样点，提高read操作的准确性。算法介绍略过。

3.中断处理

当L4/fiasco接收到mmc对应中断后，会调用其回调函数——tmio_mmc_irq。

  1. 通过CTL_STATUS寄存器获取状态标志
  2. 清除状态标志（中断标志暂不清除）
  3. 卡插入、移除中断处理
  4. 命令完成、收发数据ready、数据传输完成中断处理
  5. Dma完成中断处理（dma中断标志由DM_CM_INFO1寄存器获取）

 

注1：数据完成需要上述4中的数据传输完成中断和5中的dma完成中断同时满足。

注2：错误（如timeout、crc fail等）也会产生中断。

4 寄存器介绍

4.1寄存器偏移定义

#define SDHI_CMD (0x0000 >> 1) //命令寄存器（0x00）

#define SDHI_PORTSEL (0x0004 >> 1) //port选择寄存器（0x2）

#define SDHI_ARG0 (0x0008 >> 1) //参数0（0x04）

#define SDHI_ARG1 (0x000C >> 1) //参数1（0x06）

#define SDHI_STOP (0x0010 >> 1) //停止寄存器（0x08）

#define SDHI_SECCNT (0x0014 >> 1) //块数寄存器（0x0a）

#define SDHI_RSP00 (0x0018 >> 1) //response0（0x0c）

#define SDHI_RSP01 (0x001C >> 1)//response1（0x0e）

#define SDHI_RSP02 (0x0020 >> 1)//response2（0x10）

#define SDHI_RSP03 (0x0024 >> 1)//response3（0x12）

#define SDHI_RSP04 (0x0028 >> 1)//response4（0x14）

#define SDHI_RSP05 (0x002C >> 1)//response5（0x16）

#define SDHI_RSP06 (0x0030 >> 1)//response6（0x18）

#define SDHI_RSP07 (0x0034 >> 1)//response7（0x1a）

#define SDHI_INFO1 (0x0038 >> 1)//info1（0x1c）

#define SDHI_INFO2 (0x003C >> 1)//info2（0x1e）

#define SDHI_INFO1_MASK (0x0040 >> 1)//mask1（0x20）

#define SDHI_INFO2_MASK (0x0044 >> 1)//mask2（0x22）

#define SDHI_CLK_CTRL (0x0048 >> 1)//时钟控制（0x24）

#define SDHI_SIZE (0x004C >> 1)//传输长度（0x26）

#define SDHI_OPTION (0x0050 >> 1)//card option（0x28）

#define SDHI_ERR_STS1 (0x0058 >> 1)//error state1（0x2c）

#define SDHI_ERR_STS2 (0x005C >> 1)//error state2（0x2e）

#define SDHI_BUF0 (0x0060 >> 1)//data port /buffer0（0x30）

#define SDHI_SDIO_MODE (0x0068 >> 1)//SDIO模式（0x34）

#define SDHI_SDIO_INFO1 (0x006C >> 1)//SDIO status info1（0x36）

#define SDHI_SDIO_INFO1_MASK (0x0070 >> 1)//SDIO irq mask1（0x38）

#define SDHI_CC_EXT_MODE (0x01B0 >> 1)// dma enable?（0xd8）

#define SDHI_SOFT_RST (0x01C0 >> 1)//软重启（0xe0）

#define SDHI_VERSION (0x01C4 >> 1)//版本号（0xe2）

#define SDHI_HOST_MODE (0x01C8 >> 1)//host模式（0xe4）

#define SDHI_SDIF_MODE (0x01CC >> 1)//SDIF模式（0xe6）

#define SDHI_EXT_SWAP (0x01E0 >> 1)// （0xf0）

#define SDHI_SD_DMACR (0x0324 >> 1)//DMA控制器？（0x192）

 

#define CTL_SDIO_REGS 0x100

#define CTL_CLK_AND_WAIT_CTL 0x138

#define CTL_RESET_SDIO 0x1e0

#define DM_CM_SEQ_REGSET 0x800

#define DM_CM_SEQ_MODE 0x808

#define DM_CM_SEQ_CTRL 0x810

#define DM_CM_DTRAN_MODE 0x820

#define DM_CM_DTRAN_CTRL 0x828

#define DM_CM_RST 0x830

#define DM_CM_INFO1 0x840

#define DM_CM_INFO1_MASK 0x848

#define DM_CM_INFO2 0x850

#define DM_CM_INFO2_MASK 0x858

#define DM_CM_TUNING_STAT 0x860

#define DM_CM_SEQ_STAT 0x868

#define DM_DTRAN_ADDR 0x880

#define DM_SEQ_CMD 0x8a0

#define DM_SEQ_ARG 0x8a8

#define DM_SEQ_SIZE 0x8b0

#define DM_SEQ_SECCNT 0x8b8

#define DM_SEQ_RSP 0x8c0

#define DM_SEQ_RSP_CHK 0x8c8

#define DM_SEQ_ADDR 0x8d0

4.2重要寄存器及bit位介绍

4.2.1 CMD寄存器取值说明

#define CMD_MASK 0x0000ffff //低16位有效

#define SDHI_APP 0x0040

#define SDHI_MMC_SEND_OP_COND 0x0701

#define SDHI_SD_APP_SEND_SCR 0x0073

#define SDHI_SD_SWITCH 0x1C06

#define SDHI_MMC_SEND_EXT_CSD 0x1C08

4.2.2 PORT选择寄存器

#define USE_1PORT (1 << 8) /* 1 port */

4.2.3 ARG寄存器

#define ARG0_MASK 0x0000ffff

#define ARG1_MASK 0x0000ffff

4.2.4 STOP寄存器

#define STOP_SEC_ENABLE (1 << 8)

4.2.5 INFO1寄存器（事件/中断）

#define INFO1_RESP_END (1 << 0)

#define INFO1_ACCESS_END (1 << 2)

#define INFO1_CARD_RE (1 << 3)

#define INFO1_CARD_IN (1 << 4)

#define INFO1_ISD0CD (1 << 5)

#define INFO1_WRITE_PRO (1 << 7)

#define INFO1_DATA3_CARD_RE (1 << 8)

#define INFO1_DATA3_CARD_IN (1 << 9)

#define INFO1_DATA3 (1 << 10)

4.2.6 INFO1_MASK寄存器

#define INFO1M_RESP_END (1 << 0)

#define INFO1M_ACCESS_END (1 << 2)

#define INFO1M_CARD_RE (1 << 3)

#define INFO1M_CARD_IN (1 << 4)

#define INFO1M_DATA3_CARD_RE (1 << 8)

#define INFO1M_DATA3_CARD_IN (1 << 9)

#define INFO1M_ALL (0xffff)

#define INFO1M_SET (INFO1M_RESP_END | \

INFO1M_ACCESS_END | \

INFO1M_DATA3_CARD_RE | \

INFO1M_DATA3_CARD_IN)

4.2.7 INFO2寄存器（error状态）

#define INFO2_CMD_ERROR (1 << 0)

#define INFO2_CRC_ERROR (1 << 1)

#define INFO2_END_ERROR (1 << 2)

#define INFO2_TIMEOUT (1 << 3)

#define INFO2_BUF_ILL_WRITE (1 << 4)

#define INFO2_BUF_ILL_READ (1 << 5)

#define INFO2_RESP_TIMEOUT (1 << 6)

#define INFO2_SDDAT0 (1 << 7)

#define INFO2_BRE_ENABLE (1 << 8)

#define INFO2_BWE_ENABLE (1 << 9)

#define INFO2_CBUSY (1 << 14)

#define INFO2_ILA (1 << 15)

#define INFO2_ALL_ERR (0x807f)

4.2.8 INFO2_MASK寄存器

#define INFO2M_CMD_ERROR (1 << 0)

#define INFO2M_CRC_ERROR (1 << 1)

#define INFO2M_END_ERROR (1 << 2)

#define INFO2M_TIMEOUT (1 << 3)

#define INFO2M_BUF_ILL_WRITE (1 << 4)

#define INFO2M_BUF_ILL_READ (1 << 5)

#define INFO2M_RESP_TIMEOUT (1 << 6)

#define INFO2M_BRE_ENABLE (1 << 8)

#define INFO2M_BWE_ENABLE (1 << 9)

#define INFO2M_ILA (1 << 15)

#define INFO2M_ALL (0xffff)

#define INFO2M_ALL_ERR (0x807f)

 

//linux对info1和info2的位描述

---------------------------------------------------------------------------------------------------------------------

/* Definitions for values the CTRL_STATUS register can take. */

#define TMIO_STAT_CMDRESPEND     BIT(0)

#define TMIO_STAT_DATAEND        BIT(2)

#define TMIO_STAT_CARD_REMOVE   BIT(3)

#define TMIO_STAT_CARD_INSERT    BIT(4)

#define TMIO_STAT_SIGSTATE       BIT(5)

#define TMIO_STAT_WRPROTECT      BIT(7)

#define TMIO_STAT_CARD_REMOVE_A BIT(8)

#define TMIO_STAT_CARD_INSERT_A BIT(9)

#define TMIO_STAT_SIGSTATE_A     BIT(10)

 

/* These belong technically to CTRL_STATUS2, but the driver merges them */

#define TMIO_STAT_CMD_IDX_ERR    BIT(16)

#define TMIO_STAT_CRCFAIL        BIT(17)

#define TMIO_STAT_STOPBIT_ERR    BIT(18)

#define TMIO_STAT_DATATIMEOUT    BIT(19)

#define TMIO_STAT_RXOVERFLOW    BIT(20)

#define TMIO_STAT_TXUNDERRUN    BIT(21)

#define TMIO_STAT_CMDTIMEOUT     BIT(22)

#define TMIO_STAT_DAT0 BIT(23) /* only known on R-Car so far */

#define TMIO_STAT_RXRDY          BIT(24)

#define TMIO_STAT_TXRQ           BIT(25)

#define TMIO_STAT_ILL_FUNC   BIT(29)/* only when !TMIO_MMC_HAS_IDLE_WAIT */

#define TMIO_STAT_SCLKDIVEN  BIT(29) /* only when TMIO_MMC_HAS_IDLE_WAIT */

#define TMIO_STAT_CMD_BUSY       BIT(30)

#define TMIO_STAT_ILL_ACCESS     BIT(31)

 

/* Define some IRQ masks */

/* This is the mask used at reset by the chip */

#define TMIO_MASK_INIT         0x8b7f031d /* H/W initial value */

#define TMIO_MASK_ALL         0x837f031d

#define TMIO_MASK_READOP   (TMIO_STAT_RXRDY | TMIO_STAT_DATAEND | \

TMIO_STAT_DATATIMEOUT)

#define TMIO_MASK_WRITEOP (TMIO_STAT_TXRQ | TMIO_STAT_DATAEND | \

TMIO_STAT_DATATIMEOUT)

#define TMIO_MASK_CMD   (TMIO_STAT_CMDRESPEND |\ TMIO_STAT_CMDTIMEOUT | \

TMIO_STAT_CARD_REMOVE |\ TMIO_STAT_CARD_INSERT)

#define TMIO_MASK_DMA (TMIO_STAT_DATAEND | TMIO_STAT_DATATIMEOUT)

#define TMIO_MASK_IRQ   (TMIO_MASK_READOP | TMIO_MASK_WRITEOP |

TMIO_MASK_CMD)

---------------------------------------------------------------------------------------------------------------------

4.2.9时钟控制寄存器

#define CLK_ENABLE (1 << 8)

 

4.2.10 OPTION寄存器

#define OPT_BUS_WIDTH_M (5 << 13) /* 101b (15-13bit) */

#define OPT_BUS_WIDTH_1 (4 << 13) /* bus width = 1 bit */

#define OPT_BUS_WIDTH_4 (0 << 13) /* bus width = 4 bit */

#define OPT_BUS_WIDTH_8 (1 << 13) /* bus width = 8 bit */

4.2.11 ERR_STS1寄存器（error detail1）

#define ERR_STS1_CRC_ERROR ((1 << 11) | (1 << 10) | (1 << 9) | (1 << 8) | (1 << 5))

#define ERR_STS1_CMD_ERROR ((1 << 4) | (1 << 3) | (1 << 2) | (1 << 1) | (1 << 0))

4.2.12 ERR_STS2寄存器（error detail2）

#define ERR_STS2_RES_TIMEOUT (1 << 0)

#define ERR_STS2_RES_STOP_TIMEOUT ((1 << 0) | (1 << 1))

#define ERR_STS2_SYS_ERROR ((1 << 6) | (1 << 5) | (1 << 4) | \

(1 << 3) | (1 << 2) | (1 << 1) | \

(1 << 0))

4.2.13 SDIO_MODE寄存器

#define SDIO_MODE_ON (1 << 0)

#define SDIO_MODE_OFF (0 << 0)

4.2.14 SDIO_INFO1寄存器

#define SDIO_INFO1_IOIRQ (1 << 0)

#define SDIO_INFO1_EXPUB52 (1 << 14)

#define SDIO_INFO1_EXWT (1 << 15)

4.2.15 SDIO_INFO1_MASK寄存器

#define SDIO_INFO1M_CLEAR ((1 << 1) | (1 << 2))

#define SDIO_INFO1M_ON ((1 << 15) | (1 << 14) | (1 << 2) | (1 << 1) | (1 << 0))

 

4.2.16 EXT_SWAP寄存器

#define SET_SWAP ((1 << 6) | (1 << 7)) /* SWAP */

4.2.17软复位寄存器

#define SOFT_RST_ON (0 << 0)

#define SOFT_RST_OFF (1 << 0)

4.2.18分频系数

#define CLKDEV_SD_DATA 25000000 /* 25 MHz */

#define CLKDEV_HS_DATA 50000000 /* 50 MHz */

#define CLKDEV_MMC_DATA 20000000 /* 20MHz */

#define CLKDEV_UHSI_DATA 200000000 /* 200MHz */

#define CLKDEV_INIT 400000 /* 100 - 400 KHz */

4.2.19 quirk

#define SH_SDHI_QUIRK_16BIT_BUF (1 << 0)

#define SH_SDHI_QUIRK_64BIT_BUF (1 << 1)

 

5 其他

性能测试TMU1定时器

  1. 初始化（获取寄存器基地址、写寄存器SMSTPCR1使能对应cpg时钟输出）
  2. 开始计数（halt定时器、选择时钟源、设置分频值、设置counter值、start定时器）
  3. 获取时间（根据counter当前值及设置的时钟频率，计算经历的时间）
  4. 停止计数

 

猜你喜欢

转载自blog.csdn.net/gaojy19881225/article/details/86604626
今日推荐
《美国对全球网络空间安全与发展的威胁和破坏》报告发布
火速冲上 GitHub 热榜 —— 开源编程语言、框架哪有这么可爱？
北京人形机器人创新中心发布全球首个纯电驱拟人奔跑的全尺寸人形机器人“天工”
LFOSSA 源来如此公开课 | 掌握云原生未来：CNCF 认证全面攻略与备考秘籍
国产云输入法——仅华为无云端数据上传安全问题
开源日报 | 工业开源项目OGG 1.0；姐姐，你要和我一起配置火狐吗；苹果AI遥遥落后？Fedora 40
周排行
购置笔记本常识
从源码看Spring Security之采坑笔记（Spring Boot篇）
大数据学习——高可用配置案例
如何避免选择不专业的建站公司?
Euclid's Game HDU - 1525（博弈）
面试笔记（六）---Js实现eventHandler
Windows 实例搭建的 FTP 在外网无法连接和访问
设计模式 : 桥接模式
USB 设备驱动开发之几个重要结构体分析
14-p14_sqrt求平方根
每日归档
更多
2024-04-29(40)
2024-04-28(0)
2024-04-27(56)
2024-04-26(39)
2024-04-25(22)
2024-04-24(36)
2024-04-23(26)
2024-04-22(39)
2024-04-21(0)
2024-04-20(6)

代码天地 © 2018 codetd.com

境外服务器   最新电视剧2022