1 概述
实验平台： JZ2440
CPU： S3C2440
SDRAM型号： EM63A165TS-6G
2 SDRAM的一些基本概念
2.1 引脚分配
2.2 引脚描述
A0-A12 ：地址线
DQ0-DQ15 ：数据线
LDQM、UDQM ：数据屏蔽控制
扫描二维码关注公众号，回复：
6099729 查看本文章
BA0-BA1 ：L-BANK地址线
CLK ：时钟
CKE ：时钟使能
CS# ：片选
WE# ：写使能
CAS# ：列地址选通脉冲
RAS# ：行地址选通脉冲
VSS、VSSQ ：地
VDD、VDDQ ：电源
2.3 内部框图