目录
一、概述
单总线是美国DALLAS公司推出的外围串行扩展总线技术，与SPI、I2C串行数据通信方式不同，它采用单根信号线，既传输时钟又传输数据，而且数据传输是双向的。
二、硬件结构
2.1 单总线典型框图
单总线适用于单主机系统，能够控制一个或多个从机设备。主机可以是微控制器，从机可以是单总线器件，它们之间的数据交换只通过一条信号线。
单总线网络典型框图
2.2 单总线主机或从机设备通过一个漏极开路或三态端口连接至该数据线
主机（或需要输出数据的从机）将数据线拉低到地表示数据0，将数据线释放为高表示数据1，由于是开漏结构，需要在数据线上加一个上拉电阻，一般4.7K。
2.3 寄生供电电路
单总线器件内部设置有寄生供电电路（Parasite Power Circuit）。当单总线处于高电平时，一方面通过二极管向芯片供电，另方面对内部电容C（约800pF）充电；当单总线处于低电平时，二极管截止，内部电容c向芯片供电。由于电容c的容量有限，因此要求单总线能间隔地提供高电平以能不断地向内部电容C充电、维持器件的正常工作。这就是通过网络线路“窃取”电能的“寄生电源”的工作原理。如果总线保持低电平超过480us，总线上的所有器件将复位。要注意的是，为了确保总线上的某些器件在工作时（如温度传感器进行温度转换、E2PROM写人数据时）有足够的电流供给，除了上拉电阻之外，还需要在总线上使用MOSFET（场效应晶体管）提供强上拉供电。
2.4 主机通过64全球唯一的ROM ID来识别挂在总线网络上的从机
每个单总线器件都有一个全球唯一的64位ROM ID，该注册码保证唯一的身份，并用于多节点 1-Wire 网络中的器件寻址。64位ROM注册码不可更改，ROM ID由出厂激光刻度在单总线器件内部。每一个符合OneWire协议的从芯片都有一个唯一的地址，前8位是1 WIRE家族码，后48位是唯一的序列号、最后 8 位是由前 56 位 ROM 码所计算出的 CRC 校验码。
2.5 单总线的优缺点
单总线具有节省I/O口线、资源结构简单、成本低廉、便于总线扩展和维护等诸多优点。但由于所有设备部件均挂在单一总线上，使这种结构只能分时工作，即同一时刻只能在两个设备之间传送数据，这就使系统总体数据传输的效率和速度受到限制，这是单总线结构的主要缺点。
三、单总线的时序图
3.1 概述
1 WIRE器件需要严格的协议来保证数据的完整。该协议由通过一条线来传送的四种信令组成：包括复位脉冲和在线应答脉冲的复位序列、写 0 时隙、写 1 时隙、读数据时隙。除在线应答脉冲以外，所有其它信号都由总线主机发出，并且发送的所有数据和命令都是字节的低位在前。主机与从机的数据通信是通过时隙完成的，在每个时隙只能传送一位数据。通过写时隙可把数据从主机传送给从机，通过读时隙可把数据由从器件传送给主机，将完成一位传输的时间称为一个时隙。
3.2 复位脉冲和在线应答脉冲”初始化过程
3.3 写1和0时序
3.4 读1或者0
四、结合1WIRE电路测试分析时序
4.1 总线复位/在线应答脉冲
要求：主机拉低总线480-960us来产生复位信号，然后释放总线进入接收模式，接着从机等待15-60us（上拉电阻上拉至高电平），从机再拉低总线60-240us来产生应答信号，主机接收到从机的应答信号后，表明从机准备就绪，初始化过程完成了。
4.2 写0时隙
要求：写0时隙起始于主机拉低总线，主机拉低总线后，只需在整个时隙期间保持总线低电平在60us以上，一般是60-120us之间。
4.3 写1时隙
要求：写1时隙和写0时隙一样，起始于主机拉低总线，在拉低总线15us之内需要将总线拉高，需要维持60us以上。
4.4 读0时隙（读1时隙同写1）
读0时隙和读1时隙的要求：读时隙由主机发起，然后至少拉低总线1us，此时从机才开始在总线上发0或者1，若从机发送1，则保持总线为高电平；从机发送0，则拉低总线。当发送0时，从机在该时隙结束后释放总线，由上拉电阻拉至空闲的高电平状态。从机发出的数据在起始时隙之后，保持有效时间15us，因而，主机在读时隙期间必须释放总线 ，并且在时隙起始后的15us之内采样总线。
以上是笔者自己学习单总线，查阅相关资料，并实际测试整理的。
