Signoff是IC设计中的一个重要的概念，他指的是成功完成IC设计的所有检查的一个标志。在ASCI设计中，有以下两次sign-off。
1. 前仿真（功能仿真）
在设计的电路进入布局布线前应检查其功能是否符合设计要求，这一仿真验证称之为第一次sign-off。
2.后仿真（时序仿真）
设计经过布局布线之后，使用EDA工具进行寄生参数提取，形成精确的post-layout电路网表，对此网表做时序仿真，来检查时序行为是否符合要求，这一过程称之为第二次sign-off。之后就可以进入foundry流片生产了。
Sign-off分析做的是否完整和完备对IC产品的质量是至关重要的，若在这个阶段查找到问题并加以修正要比在生产阶段的花费要低廉很多，所以各个IC公司都非常重视这个过程，EDA厂商也都有自己完整的用来做sign-off的工具集。
比 较合适的方式是将sign-off分析集成到IC设计的流程中，与主体的设计工作形成一个迭代，以保证设计的质量。sign-off阶段需要检查的 check-list包含：时序、信号完整性、功耗、IR降、电迁移、寄生参数提取、DRC（设计规则检查）、LVS（版图与电路图一致性检查）、噪声、 片上热量分析等。这些项目的检查分析，可以在一个集成的环境中完成，如Virtusos或Customer Designer。有些人把它称为in-house sign-off。
