串口接收端verilog代码分析