基于verilog的非归零编码、非归零反转编码、归零编码(RZ)

非归零编码
编码数学模型:
1.当前时钟,输入为低,输出则为低;输入为高,输出则为高
2.逻辑0和逻辑1通常用于调制信道信号的不同状态,例如-12V和+12V
3.由于没有使信道归零的逻辑和状态,故称为NRZ Code
4.信道简单,易于实现,但信道的传输特性较差

在这里插入图片描述
在这里插入图片描述
非归零反转编码(NRZI)
编码数学模型:
1.当前时钟,若输入为低,输出则保持前一拍的电平逻辑
2.当前时钟,若输入为高,输出电平逻辑则发生翻转
3.NRZI的信道特性得到改善,信号能保证一定的翻转率
在这里插入图片描述
在这里插入图片描述
编码数学模型:
1.当前时钟,若输入为低,输出为低
2.当前时钟,若输入为高,输出前半拍为高,后半拍为低
3.RZ编码可用其中的一个逻辑将信道归零,例如逻辑零。信道特性较好,但需要2倍的频道带宽
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

发布了18 篇原创文章 · 获赞 48 · 访问量 1万+

猜你喜欢

转载自blog.csdn.net/weiyunguan8611/article/details/90755733