[SV]SystemVerilog中的抽象類（Abstract Class）