Verilog HDL学习——双向端口设计

NoSuchKey