verliog and FPGA实验小记----------实验七：有限状态机设计