Josh 的学习笔记之 Verilog（Part 4——RTL 概念与常用 RTL 建模）