大家好,我是Xiaojie,桂林电子科技大学计算机在读硕士研究生,这篇内容主要是给大家分享:XLINUX-FPGA开发-基础篇-数电-门电路,接下来进入正题
文章目录
概述
-
用以实现基本逻辑运算和复合逻辑运算的单元电路称为门电路
-
获得高、低输出电平的两个基本开关电路
-
单开关电路
单开关电路的主要缺点是功耗较大。当S导通使V0为低电平时,电源电压全部加在电阻R上,消耗在R上的功率为VDD2/R。
-
互补开关电路
在互补开关电路中,S1和S2两个开关受同一个输入信号vI控制,但是它们的开关状态是相反的。当vI使S2接通时,S1断开,则vO为低电平。当vI使S1接通时,S2断开,则vO为高电平。
-
-
正逻辑、负逻辑
- 正逻辑:高电平表示1、低电平表示0
- 负逻辑:高电平表示0、低电平表示1
高/低电平都允许有一点的变化范围
半导体二极管门电路
半导体二极管的开关特性
半导体二极管具有单向导电性,也就是外加正向电压时导通,外加反向电压时截止,相当于一个受外加电压极性控制的开关。
二极管开关电路
输入信号的高电平VIH=VCC,低电平VIL=0,当vI=VIH时,D截止,vO=VOH=VCC,当vI=VIL=0时,D导通,vO=VOL=0。
二极管与门
最简单与门可以用二极管和电阻组成,如下图:
Vcc=5V,A、B输入端的高、低电平分别为VIH=3V,VIL=0V,二极管D1、D2的正向导通压降VDF=0.7V。A、B中只要有一个是低电平0V,则必有一个二极管导通,使Y为0.7。只有A、B同时为高电平3V时,Y才为3.7V
因此,可以得到输出与输入的逻辑电平的关系:
如果规定3v以上为高电平,用逻辑1表示,0.7v以下为低电平,用逻辑0表示,得到下图:
二极管或门
最简单的或门由二极管和电阻组成,如下图:
若输入的高、低电平分别为VIH=3V、VIL=0V,二极管D1、D2的导通压降为0.7V,则只要A、B当中有一个时高电平,输出就是2.3V。只有当A、B同时为低电平时,输出为0V。
因此,可以得到输出与输入的逻辑电平关系:
如果规定高于2.3V高电平,用逻辑1表示,低于0V为低电平,用逻辑0表示,得到下图:
二极管构成门电路的缺点
- 电平有偏移
- 带负载能力差,只适合用于IC内部电路
CMOS门电路
MOS管
-
MOS管的基本构造和工作原理
- 基本结构和表示符号
S为源极、D为漏极、G为栅极 - 工作原理
- 不导通:在漏极和源极之间加上电压VDS,令栅极和源极之间的电压VGS=0,则由于漏极和源极之间相当于两个PN结背向地串联,所以D-S间不导通,iD为0
- 导通:在栅极和源极之间加有正电压VGS,而且VGS大于某个电压值VGS(th)时,由于栅极与衬底间电场地吸引,使衬底中的少数载流子——电子聚集到栅极下面的衬底表面,形成一个N型的反型层。这个反型层构成了D-S间的导电沟道,于是iD流通
- 基本结构和表示符号
-
N沟道增强型和P沟道增强型
-
N沟道增强型
-
P沟道增强型
-
-
MOS管的工作特性曲线
-
N沟道增强型
输出特性曲线:
漏极特性曲线分为三个工作区
a) 截止区:曲线上vGS<VGS(th)的区域称为截止区
b) 可变电阻区:当vGS>=VGS(th)时,虚线左边的区域称为可变电阻区
c) 恒流区:当vGS>=VGS(th)时,虚线右边的区域称为恒流区 -
P沟道增强型
输出特性曲线:
漏极特性曲线分为三个工作区
a) 截止区:曲线上vGS>VGS(th)的区域称为截止区
b) 可变电阻区:当vGS<=VGS(th)时,虚线右边的区域称为可变电阻区
c) 恒流区:当vGS<=VGS(th)时,虚线左边的区域称为恒流区
-
CMOS反相器的电路结构和工作原理
- CMOS反相器的电路结构
CMOS反相器的基本电路结构如下图:
其中,T1是P沟道增强型MOS管,T2是N沟道增强型MOS管,T1和T2的开启电压分别为VGS(th)P和VGS(th)N
当vI=VIL=0时,T1导通,T2截止,故输出为高电平VOH
当vI=VOH=VDD时,T1截止,T2导通,故输出为高电平VOL
无论vI时高电平还是低电平,T1和T2总是工作在一个导通一个截止的状态,也就是互补状态,把这种电路结构称为互补对称式金属-氧化物-半导体电路(Complementary - Symmetery Metal - Oxide - Semiconductor Circuit,COMS电路)
CMOS电路突出的一个优点是:静态功耗极小 - 电压传输特性和电流传输特性
-
电压传输特性
- 曲线AB段,T1导通,T2截止
- 曲线CD段,T2导通,T1截止
- 曲线BC段,T1和T2同时导通,如果T1和T2的参数完全对称,则vI=VDD/2时两管的导通内阻相等,vO=VDD/2,因此CMOS反相器的阈值电压为VTH=VDD/2。
-
电流传输特性
a) 曲线AB段,T2截止,内阻高,流过T1和T2的漏极电流几乎等于零
b) 曲线CD段,T1截止,内阻高,流过T1和T2的漏极电流几乎等于零
c) 曲线BC段,T1和T2同时导通,有电流iD流过T1和T2,并vI=VDD/2附近iD最大。
-
- 输入端噪声容限
在保证输出高、低电平基本不变(变化的大小不超过规定的允许限度)的条件下,允许输入信号高、低电平有一个波动范围,这个范围称为输入端的噪声容限。
下图输入端噪声容限示意图
因为在将许多门电路互相连接组成系统时,前一级门电路的输出就是后一级门电路的输入,所以根据输出高电平的最小值VOH(min)和输入高电平的最小值VIH(min)便可求得输入为高电平时的噪声容限为VNH=VOH(min)-VIH(min),同理,根据输出低电平的最大值VOL(max)和输入低电平的最大值VIL(max)可求得输入为低电平时的噪声容限为VNL=VOL(max)-VIL(max)
可以通过提高VDD来提高噪声容限
CMOS反相器的静态输入特性和输出特性
- 输入特性
输入特性:是指从反相器输入端看进去的输入电压与输入电流的关系。
在输入端会采用保护电路,是因为MOS管的栅极和衬底之间存在着以SiO2为介质的输入电容,而绝缘介质又非常薄,极易被击穿,因此要采取保护措施。
下图是常用的两种保护电路:
图a是74HC系列的输入保护电路,图b是4000系列的输入保护电路
在输入信号电压的正常工作范围内(0<=vI<=VDD)输入保护电路不起作用。
若二极管的正向导通压降为 VDF,则vI>VDD+VDF导通,将T1和T2的栅极电位vG钳在VDD+VDF,保证加到C2上的电压不超过VDD+VDF。当vI<-0.7V时,D2导通,将栅极电位钳在-VDF,保证加到C1上的电压不会超过VDD+VDF。
CMOS反相器的输入特性曲线:
图a是上述电路a的特性曲线,图b是上述电路b的特性曲线 - 输出特性
输出特性:从反相器输出端看进去的输出电压与输出电流的关系- 低电平输出特性
当CMOS反相器输出为低电平,即vO=VOL时,反相器的P沟道管截止、N沟道管导通,工作状态如下图:
这时负载电流IOL从负载电路注入T2,输出电平随IOL增加而提高,输出特性曲线如下图:
从上述曲线看出,在同样的IOL值下VDD越高,T2导通时的vGS2越大,VOL也越低。 - 高电平输出特性
当CMOS反相器输出为高电平时,即vO=VOH时,反相器的P沟道管导通、N沟道管截止,工作状态如下图:
这时负载电流IOH是从门电路的输出端流出的,与规定的负载电流正方向相反,输出特性曲线如下图:
从上述曲线看出,在同样的IOH值下VDD越高,则T1导通时vGS1越负,导通内阻越小,VOH下降得越少。
- 低电平输出特性
CMOS反相器的动态特性
动态特性研究的内容是当电路状态转换工程中所表现出来的一些性质
- 传输延迟时间
当输入信号发生跳变时,输出电压的变化必然滞后于输入电压的变化。把输出电压变化落后于输入电压变化的时间称为传输延迟时间。
将输出由高电平跳变为低电平时地传输延迟时间记做tPHL,将输出由低电平跳变为高电平时地传输延迟时间记做tPLH。
一般情况下,延迟时间主要是由于负载电容充放电所产生,因此为了缩短延迟时间,必须减小负载电容和MOS管地导通电阻。 - 动态功耗
总功耗=静态功耗+动态功耗- 静态功耗:静态功耗极小,于动态功耗相比,可以忽略
- 动态功耗
当CMOS反相器从一种稳定状态突然变到另一种状态地过程中,将产生附加地功耗,称为动态功耗。动态功耗由两部分组成,一部分是对负载电容充、放电所消耗的功率PC,另一部分是由两个MOS管T1和T2在短时间内导通所消耗的瞬时导通功率PT。-
导通功耗PT
导通功耗PT可以由下式进行计算:PT=CPDfV2DD
其中,CPD为功耗电容,f为输入信号的重复频率,VDD为电源电压
下图表示了CMOS反相器的瞬时导通电流:
-
负载功耗PC
负载功耗PC可以由下式进行计算:PC=CLfV2DD
下图是CMOS反相器对负载电容的充、放电电流波形
-
其他类型的CMOS门电路
-
其他逻辑功能的CMOS门电路
CMOS门电路中,除反相器外常用的还有或非门、与非门、或门、与门、与或非门、异或门等
下图是CMOS与非门的基本结构形式,由两个并联的P沟道增强型MOS管T1、T3和两个串联的N沟道增强型MOS管T2、T4组成。
下图是CMOS或非门的基本结构形式,由两个并联的N沟道增强型MOS管T2、T4和两个串联的P沟道增强型MOS管T1、T3组成。
-
带缓冲级的CMOS门电路
在门电路的每个输入端、输出端各增设一级反相器。加进的这些具有标准参数的反相器称为缓冲器。
下图是带缓冲级的CMOS与非门电路
下图是带缓冲级的CMOS或非门电路
-
漏极开路输出门电路
在CMOS电路中,为了满足输出电平变换、吸收大负载电流以及实现线与连接等需要,将输出级电路结构改为一个漏极开路输出的MOS管,构成漏极开路输出门电路,也就是OD门。
OD输出与非门的电路结构示意图
OD门一个重要的应用就是将几个OD门的输出端直接相连,实现线与逻辑。如下图:
上图a表示两个与非门进行线与的电路图,图b表示线与的逻辑符号
OD门工作时必须将输出端经上拉电阻RL接到电源上。
计算RL的电阻- RL电阻的上限,如下图:
RL(max)=(VDD-VOH)/(nIOH+mIIH) - RL电阻的下限,如下图:
RL(min)=(VDD-VOL)/(IOL(max)+m’|IIL|)
RL的取值范围时是[RL(min),RL(max)]
- RL电阻的上限,如下图:
-
CMOS传输门
-
传输门
利用P沟道MOS管和N沟道MOS管的互补性可以接成如下图的CMOS传输门
如果传输门的一端接输入正电压vI,另一端接负载电压RL,则T1和T2的工作状态如下图:
- 当C=0,C’=1时,vI=0~VDD,则T1、T2均截止,输入与输出之间呈高阻态,传输门截止。
- 当C=1,C’=0时,当0<vI<VDD-VGS(th)N时T1导通,当|VGS(th)P|<vI<VDD时T2导通。因此vI在0~VDD之间变化时,T1和T2之间至少有一个导通,vI和vO之间呈低阻态,传输门导通。
-
双向模拟开关
当C=0时,开关截止。当C=1,开关接通。
-
-
三态输出的CMOS门电路
三态输出门电路的输出有三个状态:高电平、低电平、高阻态
三态门输出的CMOS反相器
当EN’=0时,A=1,Y=0,A=0,Y=1
当EN’=1时,不管A的状态如何,输出都呈现高阻态
利用三态输出结构的门电路能实现数据的双向传输,下图是数据双向传输电路的结构图
当EN=1时,G1工作而G2为高阻态,数据D0经过G1反向后送到总线上。
当EN=0时,G2工作而G1为高阻态,来自总线的数据D1经过G2反相后送入电路内部
TTL门电路
双极型三极管的开关特性
-
双极型三极管的结构
双极型三极管由管芯、三个引出电极和外壳组成。三个电极分别为基极、集电极和发射极。管芯由三层P型和N型半导体结合在一起构成,有NPN型和PNP型两种,如下图:
图a是NPN型,图b是PNP型。
因为在工作时有电子和空穴两种载流子参与导电过程,因此称这类三极管为双极型三极管 -
双极型三极管的输入特性和输出特性
-
输入特性
若以基极b和发射机e之间作为输入贿赂,则可以测出表示输入电压vBE和输入电流iB之间关系的特性曲线,如下图:
采用图中虚线所示的折线来近似。VON称为开启电压
-
输出特性
若以集电极c和发射机e之间的回路作为输出回路,则可测出在不同iB值下表示集电极电流iC和集电极电压vCE之间的关系曲线,如下图:
这一族曲线称为输出特性曲线。集电极电流iC不仅受vCE的影响,还受输入的基极电流iB的控制。
输出特性曲线分成三个区域,右边水平的部分称为放大区,曲线靠近纵坐标的部分称为饱和区,iB=0的输出特性曲线以下的区域称为截止区。
-
-
双极型三极管的基本开关电路
下图为双极型三极管的基本开关电路:
只要电路的参数配合得当,必能做到vI为低电平时三极管工作在截止状态,输出为高电平,而vI为高电平时三极管工作在饱和状态,输出为低电平。
利用图解分析法分析:
将上图改为下图的形式:
从MN两点把输出的回路划分为左右两部分,分别画出它们在MN处的伏安特性曲线,那么电路工作在两个特性曲线的交点处。
当vI为低电平VIL时vBE<VON,三极管工作在截止状态,相当于开关断开,输出端为高电平,当vI为高电平VIH时iB>IBS(IBS称为饱和基极电流),三极管工作在深度饱和状态,则三极管的c-e之间就相当于一个受vI控制的开关,三极管导通时相当于开关接通,在开关电路的输出端给出低电平
-
双极型三极管的开关等效电路
将三极管开关状态下等效电路画成下图所示的形式:- 截止状态
此时iB和iC为零 - 饱和导通下的等效电路
VON是发射结b-e的开启电压,VCE(sat)和RCE(sat)是c-e间的饱和导通压降和饱和导通内阻。
当电源电压远大于VCE(sat),而且外接负载电阻远大于RCE(sat)的情况下,可以将电路等效为下图:
- 截止状态
-
双极型三极管的动态开关特性
三极管在截止与饱和导通两种状态间迅速转换时,三极管内部电荷的建立和消散都需要一定的时间,因而集电极电流iC的变化将滞后于输入电压vI的变化,如下图: -
三极管反相器
三极管的开关电路,当输入为高电平时,输出为低电平,输入为低电平时,输出为高电平,因此,输入与输出的电平之间是反相关系,实际上就是一个反相器
TTL反相器的电路结构和工作原理
- 电路结构
电路结构如下图:
T2集电极输出的电压信号和发射极输出的电压信号变化方向相反,所以将这一级称为倒相级
输出级在稳态下,T4和T5总有一个导通、一个截止。既能降低功耗又提高了带负载能力,称推拉式。
D1是输入端的钳位二极管,既可以抑制输入端可能出现的负极性干扰脉冲,又可以防止输入电压为负时T1的发射机电流过大,起到保护作用
D2是保证T5饱和导通时T4可靠地截止
这种类型电路的输入端和输出端均为三极管结构,所以称为三极管-三极管逻辑电路(Transistor-Transistor Logic),简称为TTL电路
设VCC=5V,VIH=3.4V,VIL=0.2V,PN结导通压降VON=0.7V- VI=VIL=0.2V(A=0),VO=VOH(Y=1)
- VI=VIH=3.4V(A=1),VO=VOL(Y=0)
- 电压传输特性
下图为反相器电路输出电压随输入电压的变化曲线:
- 在曲线AB段,vI<0.6V,所以vB1<1.3V,T2和T5截止而T4导通,故输出为高电平(VOH=VCC-vR2-vBE4-vD2=3.4V),这一段特性曲线为截止区
- 在BC段里,vI大于0.7V但低于1.3V,所以T2导通而T5依旧截止。这时T2工作在放大区,随着vI的升高vC2和vO线性地下降。这一段称为特性曲线的线性区。
- 当输入电压上升到1.4V左右,vB1约为2.1V,这时T2和T5将同时导通,T4截止,输出电位急剧地下降为低电平,这称为转折区CD段工作情况。转折区中点对应的输入电压称为阈值电压或门槛电压,用VTH表示
- 此后vI继续升高时vO不再变化,进入特性曲线的DE段。DE段称为特性曲线的饱和区。
- 输入噪声容限
TTL反相器的静态输入特性和输出特性
-
输入特性
仅考虑输入信号是高电平和低电平而不是中间值的情况,则输入端的等效电路可以画成下图所示:
当输入vI=VIL=0.2V,VCC=5V时,输入低电平电流为IIL=-(VCC-vBE-VIL)/R1=-1mA
当VI=VIH=3.4V,T1发射结反偏状态,IIH很小
下图为输入电流随输入电压的变化曲线:
-
输出特性
- 高电平输出特性
当vO=VOH时,T4和D2导通,T5截止,输出端的等效电路可以画成下图形式:
TTL反相器高电平输出特性曲线如下图:
- 低电平输出特性
当输出为低电平时,门电路输出级的T5管饱和导通而T4管截止,输出端的等效电路如下图所示:
TTL反相器低电平输出特性曲线如下图:
- 高电平输出特性
-
输入端负载特性
在具体使用门电路的时候,有时需要在输入端与地之间或者输入端与信号的低电平之间接入电阻RP,如下图所示:
因为输入电流流过RP,就会在RP上产生压降而形成输入端电位vI。而且,RP越大vI也越高。
下图的曲线给出了vI随RP变化的规律,即输入端负载特性
由图可知,vI=RP(VCC-vBE1)/(R1+RP),式子表明,在RP<<R1的条件下,vI几乎与RP成正比。但是当vI上升到1.4V以后,T2和T5的发射结同时导通,将vBI钳位在2.1V左右,所以即使RP再增大,vI也不会再升高
TTL反相器的动态特性
- 传输延迟时间
在TTL电路中,由于二极管和三极管从导通变为截止或从截止变为导通都需要一定的时间,而且还有二极管、三极管以及电阻、连接线等的寄生电容存在,所以把理想矩形电压信号加到TTL反相器的输入端时,输入电压的波形不仅要比输入信号滞后,而且波形的上升沿和下降研也将变坏。
- 交流噪声容限
当输入信号为窄脉冲,且接近于tpd时,输出变化跟不上,变化很小,因此交流噪声容限远大于直流噪声容限。
下图为TTL反相器的交流噪声容限:- 正脉冲噪声容限
- 负脉冲噪声容限
- 正脉冲噪声容限
- 动态尖峰电流
原因:在VI增大和减小的过程中,瞬时T4、T5同时导通
下图为TTL反相器的电源动态尖峰电流:
动态尖峰电流造成的影响:- 使电源的平均电流增加
- 尖峰电流将通过电源线和地线以及电源内阻形成一个系统内部的噪声源
其他类型的TTL门电路
-
其他逻辑功能的门电路
-
与非门
-
或非门
-
与或非门
-
异或门
-
-
集电极开路输出的门电路(OC门)
-
推拉式输出级并联情况
缺点:- 不能把输出端并联成线与结构
- 在采用推拉式输出级的门电路中,电源一经确定,输出的高电平也就固定,无法满足对不同输出高电平的需要
- 不能满足驱动较大电流及较高电压负载的要求
-
为了克服上述缺点,就将输出级改为集电极开路的三极管结构,做成集电极开路输出的门电路,也就是OC门
下图OC门的电路结构和图形符号
-
OC门实现线与
因为Y1、Y2有一个低,Y即为低,只有两者同高,Y才为高,所以Y=Y1Y2=(AB)’*(CD)’=(AB+CD)’ -
外接上拉电阻RL的计算
- OC门输出管全部截止时,VO>VOH,RL不能太大,得到RL的上限
RL<=(VCC-VOH)/(nIOH+mIIH)=RL(max) - OC门仅一个输出管道通,VO>VOL,RL不能太小,否则iL过大,得到RL下限
RL>=(VCC-VOL)/(ILM-m’IIL)=RL(min)
- OC门输出管全部截止时,VO>VOH,RL不能太大,得到RL的上限
-
-
三态输出门电路
TTL电路中的三态输出门是在普通门电路的基础上附加控制电路而构成的
输出有三个状态:VOL,VOH,高阻(Z)
- EN’=0,P=1,D截止,为“工作状态”,Y=(AB)’
- EN’=1,P=0,D导通,为“高阻状态”,Y=Z
至此,门电路就介绍完了,下一章介绍数电中的组合逻辑电路。
当幸福来敲门
下面的是笔者的微信公众号,欢迎关注,会持续更新c++、python、tensorflow、机器学习、深度学习、计算机视觉、雷达原理、FPGA等系列文章。