用Verilog语言描述32位全加器。使用数据级先描述4位全加器，之后通过模块的实例化实现32位全加器！