基于FPGA Verilog串行乘法器设计