以太网硬件设计
1. 系统连接框图
LWIP应用开发系列中使用的是STM32F429芯片 + LAN8720以太网芯片 + RJ45插头的系统结构。这里的PHY层芯片LAN8720相当于物理层，STM32F429自带的MAC层相当于数据链路层，而LWIP提供的就是网络层和传输层的功能，应用层需要用户自已实现
2. 系统连接原理图
下图是STM32F429、LAN8720和RJ45(内置网络变压器)的连接原理图
3. STM32F429与PHY层芯片连接图
- 站管理接口SMI：允许应用程序通过时钟(MDC)和数据线(MDIO)两条线访问任意PHY寄存器
- 介质独立接口MII：用于MAC层与PHY层进行数据传输
- 精简介质独立接口RMII：用于MAC层与PHY层进行数据传输，减少了引脚数量
| 引脚名称 | 含义 |
|---|---|
| MII_TX_CLK | 发送数据使用的时钟信号，对于10M位/s的数据传输，此时钟为2.5MHz，对于100M位/s的数据传输，此时钟为25MHz |
| MII_RX_CLK | 接收数据使用的时钟信号，对于10M位/s的数据传输，此时钟为2.5MHz，对于100M位/s的数据传输，此时钟为25MHz |
| MII_TX_EN | 传输使能信号，此信号必需与数据前导符的起始位同步出现，并在传输完毕前一直保持 |
| MII_TXD[3:0] | 发送数据线，每次传输4位数据，数据在MII_TX_EN信号有效时有效 |
| MII_CRS | 载波侦听信号 |
| MII_COL | 冲突检测信号 |
| MII_RXD[3:0] | 接收数据线，每次接收4位数据，数据在MII_RX_DV信号有效时有效 |
| MII_RX_DV | 接收数据使能信号，由PHY控制，当PHY准备好数据供MAC接收时，使能该信号 |
| MII_RX_ER | 接收出错信号，保持一个或多个时钟周期(MII_RX_CLK)的有效状态，表明MAC在接收过程中检测到错误 |
4. STM32F429与PHY层芯片连接框图
- 外接一个25Mhz晶振的MII接口框图
- 外接一个25Mhz晶振和一个50Mhz晶振的RMII接口框图
- 外接一个50Mhz晶振的RMII接口框图
- 外接一个25Mhz晶振的RMII接口框图
