FPGA 折叠 近似计算实现卷积

@FPGA卷积实现 折叠、moore、近似加法

FPGA卷积原理

卷积的原理就不多说了。具体随便百度下都是。这里说下整体的思路就是串行输入，并行计算，原理就是把图像缓存三行，然后抽出每行最右边 的三个乘以卷积核的系数，然后累加这九个结果就可以了，数据矩阵按照数据流形式传进去， 一个一个像素的传进折叠的三层 buf，输出的矩阵也是按照列传出来，进入乘法模块，9 个 乘法相乘的后的数据进入加法树，加法树的底层调用是调用近似加法的模块，并且输出的结 果有效的时候，res-valid 会拉高，由于是计算 valid 型的卷积，这里写的是没有边沿补零 的，所以进入图像矩阵是 3232 型，每次滑动窗口会计算一次卷积的值，并且用状态机控制 数据的读取以及转换，最终得出的矩阵是 3030 型

#实现框图