Verilog状态机转换条件要在一个时钟域