多核Cache Coherence问题——以ARM为例