Verilog 中的阻塞非阻塞赋值，时序电路组合电路如何描述