VHDL语言基础-状态机设计-时序电路与状态机的关系