MIPI D-PHYv2.5笔记（3） -- 架构杂项（Master/Slave，高频时钟产生，Clock/Data Lane，PPI）