异步时钟引起的亚稳态问题和跨时钟域电路设计