m基于FPGA的通信数据帧加扰解扰verilog实现,包含testbench - 代码天地

m基于FPGA的通信数据帧加扰解扰verilog实现,包含testbench

企业开发 2023-05-04 15:21:22 阅读次数: 0

NoSuchKey

猜你喜欢

转载自blog.csdn.net/hlayumi1234567/article/details/130466425

m基于FPGA的通信数据帧加扰解扰verilog实现,包含testbench

m基于FPGA的QPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步

m基于FPGA的BPSK调制解调通信系统verilog实现,包含testbench,包含载波同步

m基于FPGA的BPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步

m基于FPGA的DQPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步

基于FPGA扰码的实现

m基于FPGA的16QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步

m基于FPGA的64QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步

m基于FPGA的OFDM系统verilog实现,包括IFFT,FFT,成型滤波以及加CP去CP,包含testbench

PCIE中的加扰与解扰

m基于FPGA的数据串并并串转换系统verilog实现,包含testbench,可以配置并行数量

m基于FPGA的8点DCT变换verilog实现,包含testbench,并对比matlab的计算结果

m基于FPGA的基础OFDM调制解调verilog实现,包括IFFT和FFT,包含testbench

m基于FPGA的CRC循环冗余校验系统verilog实现,包含testbench

m基于FPGA的交织解交织系统verilog实现,包含testbench

m基于FPGA的AGC自适应增益控制系统verilog实现,包含testbench

m基于FPGA的1024QAM调制信号产生模块verilog实现,包含testbench

m基于FPGA的256QAM调制信号产生模块verilog实现,包含testbench

m基于FPGA的桶形移位寄存器verilog实现,包含testbench

m基于FPGA的各类存储器纯Verilog实现,包含testbench,包括RAM,SRAM等

m基于FPGA的8ASK调制解调系统verilog实现,包含testbench测试文件

m基于FPGA的8FSK调制解调系统verilog实现,包含testbench测试文件

m基于FPGA的4FSK调制解调系统verilog实现,包含testbench测试文件

m基于FPGA的GFDM调制解调系统verilog实现,包含testbench仿真测试文件

m基于FPGA的4ASK调制解调系统verilog实现,包含testbench测试文件

m基于FPGA的2ASK调制解调系统verilog实现,包含testbench测试文件

m基于FPGA的8PSK调制解调系统verilog实现,包含testbench测试文件

FPGA数字信号处理（26）加扰器与解扰器设计

m基于PN序列的数据帧检测,帧同步verilog实现,含testbench

m基于UW序列的数据帧检测,帧同步verilog实现,含testbench

今日推荐

周排行

一维数组的常见查找法

新建文件夹接口

问题 1161: 【回文数(二)】

关于一些初级ACM竞赛题目的分析和题解（九）

转载：什么是分布式系统中的幂等性

【Selenium】

实用的滚动

使用google object_detection API检测重力波

1031 - Easy Game 简单区间DP

UNIX-LINUX编程实践教程笔记：5 学习stty

每日归档

更多

2025-03-15(0)

2025-03-14(0)

2025-03-13(0)

2025-03-12(0)

2025-03-11(0)

2025-03-10(0)

2025-03-09(0)

2025-03-08(0)

2025-03-07(0)

2025-03-06(0)