FPGA纯verilog实现UDP协议栈 AXIS用户接口，可替代Tri Mode Ethernet MAC，提供三套工程源码和技术支持