前言
基础概念整理，更多内容参考文后的链接。
1 input delay
input delay定义：由下图可以看出Input Delay是以上游芯片的时钟发送沿为参考，上游的输出数据到达FPGA的外部输入端口之间的延迟。
输入延迟（input delay）包括Tco和Trace Delay（板间延迟），其中Trace delay又叫Board delay。
SDR 传输约束举例：
DDR传输约束举例：
2 output delay
output delay 定义：输出延时指的是从FPGA输出数据后到达外部器件时钟沿的延时时间，其中PCB板上的走线延时、外部器件的数据建立和保持时间。也可以理解为在捕获沿到来时，数据已经存在的时间。
SDR传输举例：
因为是以下游芯片的捕获沿为参考点，所以建立时间为正，保持时间为负
DDR传输举例：
参考
| 1、作者 | 博文 |
| 输入延时（Input Delay）与输出延时（Output Delay） | |