m基于FPGA的costas环载波同步verilog实现,包含testbench,可以修改频偏大小 - 代码天地

m基于FPGA的costas环载波同步verilog实现,包含testbench,可以修改频偏大小

编程语言 2023-08-25 17:32:20 阅读次数: 0

NoSuchKey

猜你喜欢

转载自blog.csdn.net/hlayumi1234567/article/details/132494597

m基于FPGA的costas环载波同步verilog实现,包含testbench,可以修改频偏大小

【COSTAS环】基于FPGA的costas环载波同步的Verilog实现

m基于FPGA的QPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步

m基于FPGA的BPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步

m基于FPGA的BPSK调制解调通信系统verilog实现,包含testbench,包含载波同步

m基于FPGA的DQPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步

m基于FPGA的高斯白噪声信道模拟系统verilog实现,包含testbench,可以配置不同的SNR和频偏

m基于FPGA的16QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步

m基于FPGA的64QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步

m基于FPGA的多径信道模拟verilog实现,包含testbench,可配置SNR,频偏,多径增益和多径延迟

m基于FPGA的数据串并并串转换系统verilog实现,包含testbench,可以配置并行数量

m基于PN导频序列和cordic算法的基带数据帧频偏估计和补偿FPGA实现,包含testbench

m基于uw导频序列和cordic算法的基带数据帧频偏估计和补偿FPGA实现,包含testbench

m基于Costas环的QPSK载波同步matlab性能仿真,对比不同环路系数等对载波同步的影响

m基于FPGA的通信数据帧加扰解扰verilog实现,包含testbench

m基于FPGA的8点DCT变换verilog实现,包含testbench,并对比matlab的计算结果

m基于FPGA的基础OFDM调制解调verilog实现,包括IFFT和FFT,包含testbench

m基于FPGA的交织解交织系统verilog实现,包含testbench

m基于FPGA的AGC自适应增益控制系统verilog实现,包含testbench

m基于FPGA的CRC循环冗余校验系统verilog实现,包含testbench

m基于FPGA的256QAM调制信号产生模块verilog实现,包含testbench

m基于FPGA的桶形移位寄存器verilog实现,包含testbench

m基于FPGA的各类存储器纯Verilog实现,包含testbench,包括RAM,SRAM等

m基于FPGA的1024QAM调制信号产生模块verilog实现,包含testbench

m基于FPGA的8PSK调制解调系统verilog实现,包含testbench测试文件

m基于FPGA的8FSK调制解调系统verilog实现,包含testbench测试文件

m基于FPGA的4FSK调制解调系统verilog实现,包含testbench测试文件

m基于FPGA的GFDM调制解调系统verilog实现,包含testbench仿真测试文件

m基于FPGA的8ASK调制解调系统verilog实现,包含testbench测试文件

m基于FPGA的4ASK调制解调系统verilog实现,包含testbench测试文件

今日推荐

周排行

阿里云服务器ECS开放8080端口

求正弦和余弦

链表倒数第n个节点

vue.js入门（13）实战demo

Java学习——day 15

My First Day in CSDN

Oracle11g 密码延迟认证导致library cache lock的情况分析

SAP ALV输出字段内容前增加空格

CloudFlare 推出免费 VPN 服务「Warp」，你懂的！

BUG(跑SLAM14-ch10)

每日归档

更多

2025-03-16(0)

2025-03-15(0)

2025-03-14(0)

2025-03-13(0)

2025-03-12(0)

2025-03-11(0)

2025-03-10(0)

2025-03-09(0)

2025-03-08(0)

2025-03-07(0)