output delay 约束

一、output delay约束概述

在这里插入图片描述
特别注意:在源同步接口中,定义接口约束之前,需要用create_generated_clock 先定义送出的随路时钟。

二、output delay约束系统同步

在这里插入图片描述
FPGA发送数据和时钟的关系是不是可以通过示波器测试得知?个人觉得方法一已知下游器件的建立和保持时间约束比较方便。
在这里插入图片描述

三、output delay约束源同步

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
我怎么知道输出的skew?是预估一个值吗?
output delay ddr 约束
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

猜你喜欢

转载自blog.csdn.net/qq_35318223/article/details/131924234