摘 要：格密码是后量子密码中的一项重要技术，为提高格密码运算效率，提出了一种格密码中多项式乘法的硬件实现方法。该方法利用现场可编程门阵列（Field Program Gate Array，FPGA）内部存储器存放多项式系数，采用乒乓结构提高存储器并行读写速度，并通过预计算和预缩放简化计算过程，降低计算复杂度。同时，采用多级流水线技术，减少存取时间和蝶形运算等待时间，提升整体编译频率，提高运算性能。评估结果表明，该方法最大工作频率达到了 320 MHz，完成一次 1 024 项多项式乘法运算的时间为 41 μs。
内容目录：
1 相关数学基础
1.1 格密码数学基础
1.2 环多项式乘法
2 多项式乘法 FPGA 实现
2.1 多项式乘法算法
2.2 多项式乘法 FPGA 实现
3 实现结果评估
4 结 语
随着量子计算技术的发展，量子计算机将能在人们可以接受的时间内破解许多目前计算机无法破解的密码，其中就包括目前大部分公钥密码系统所依赖的大整数质数拆分问题和离散对数问题这两大数学难题。
为应对量子计算机为传统密码系统带来的挑战，后量子密码已成为国内外众多学者的重点研究对象。2016 年，美国国家标准与技术研究院（Nation Institute of Standards and Technology，NIST）开始了一项针对抗量子密码系统的征集计划，旨在寻找、设计、开发和标准化抗量子密码系统，以便于在未来取代现有的密码系统标准。经过 3 轮的征集提交和筛选，2022 年 7 月 NIST 发布了首批入围标准的 4 个 抗 量 子 算 法&#x