Verilog变量位宽定义的两种方式及差别和可能引起的错误