西南科技大学数字电子技术实验七（4行串行累加器设计及FPGA实现）FPGA部分