数电基础（数模和模数转换器）

（2）寄存器输出的4位二进制 $D_3\sim D_0$ 分别控制着电子开关 $S_3\sim S_0$ ，当 $D_i$ =1（ $i$ =0,1,2,3）时，电子开关 $S_i$ 与基准电压 $V_{REF}$ 接通，电流 $i_i$ 流入求和电路；当 $D_i$ =0时，电子开关断开， $i_i$ =0

（3）求和电路对电阻网络的输出电流进行求和，并转换成输出电压输出。运放工作在线性区，根据虚短和续断的特点，可得 $v_o=i_{\sum}R_f =-R_f(i_3+i_2+i_1+i_0)$

（4）由于续断和虚短则 $u_N\approx 0$ ，故 $i_3=\frac{V_{REF}D_3}{R}$ 、 $i_2=\frac{V_{REF}D_2}{2R}$ 、 $i_1=\frac{V_{REF}D_1}{4R}$ 、 $i_0=\frac{V_{REF}D_0}{8R}$ 将它们代入并同时令 $R_f=\frac{R}{2}$ 。可得 $v_0=-R_f(\frac{V_{REF}D_3}{R}+\frac{V_{REF}D_2}{2R}+\frac{V_{REF}D_1}{4R}+\frac{V_{REF}D_0}{8R})$

（5）结果表明电路实现数字量到模拟电压的转换，由于该电路中每一位电阻的阻值与这一位的权的相对应，位权越大，对应的阻值越小，所以该电路，也称为权电阻网络D/A转换器。这种电路由于各个电阻的阻值不同，当输入数字量的位数越多，其阻值相差越大，很难在集成电路里实现这样的精密电阻因此在集成D/A转换器中，很少采用这种电路

1.1.3倒T形电阻网络DA转换器

1.1.3.1 4位倒T形电阻网络D/A转换器

组成和结构

（1）4位倒T形电阻网络D/A转换器的原理图所示。电阻中的电阻只有R和2R两种阻值，R-2R电阻网络呈现倒T形

工作原理

（1）图中， $S_0\sim S_3$ 为模拟开关，它受倒来自寄存器的输入数码 $d_0\sim d_3$ 的控制，当 $d_i=0$ ， $S_i$ 接地；当 $d_i$ =1， $S_i$ 接运算放大器反相端。这里，电阻网络输出的模拟量为电流 $i_{\sum }$ ，引入电压并联负反馈的运放电路将电流 $i_{\sum }$ 转换成电压 $v_0$ 输出

（2）运放工作在线性运用状态，其反相端虚地。这样无论模拟开关 $S_i$ 置于何种位置，与 $S_i$ 相连的2R电阻总是接地，所以，每条2R电阻支路上的电流在开关 $S_i$ 切换前、后是不变的。为了计算流过各2R电阻支路的电流。画出等效电路图

（3）分析可知，向左看，每个端口网络的等效电阻均为R。因此，从基准电压源流出的总电流始终为 $I=V_{REF}/R$

（4）由于左侧电阻R，与右侧R串联，再与2R并联，因此流入DD端口的电流 $I$ 被平分，故最右侧2R支路的电流为 $I/2$ ；同理得，其他2R支路（从右倒左）的电流分别为 $\frac{I}{2}$ 、 $\frac{I}{4}$ 、 $\frac{I}{8}$ 、 $\frac{I}{16}$

（5）同时考虑 $D_0 \sim D_3$ 的值，于是，倒T形电阻网络的总电流 $i_{\sum}$ 为

$i_{\sum}=\frac{I}{2}D_3+\frac{I}{4}D_2+\frac{I}{8}D_1+\frac{I}{16}D_0=\frac{V_{REF}}{2^4\times R}\sum_{i=0}^{3}(D_i\cdot 2^i)$

（6）输出电压 $v_0=-\frac{R_f }{R}\times \frac{V_{REF}}{2^4}\sum_{i=0}^{3}(D_i\cdot 2^i)$ ，将输入数字量扩展到n位，可得倒T形电阻网络D/A转换器输出模拟量与输入数字量之间的一般关系为 $v_0=-\frac{R_f }{R}\times \frac{V_{REF}}{2^n}\sum_{i=0}^{n-1}(D_i\cdot 2^i)$ ，若式子中的 $\frac{R_f }{R}\times \frac{V_{REF}}{2^n}$ 用K表示，方括号内的n位二进制数字量用 $N_B$ 表示。则输出电压可表示为 $v_0=-KN_B$

（7）上式表明，对应每一个数字量 $N_B$ ，在电路的输出端都能得到与之成正比的模拟电压。如果 $R_f=R$ ，则当数字量为零时， $v_0=0$ ；当数字量 $N_B$ 为最大值（即各位都为1） $v_0=-\frac{2^n-1}{2^n}V_{REF}$ ，即 $v_0$ 的最大变化范围为 $0\sim -\frac{2^n-1}{2^n}V_{REF}$ 。当 $V_{REF}$ 为正值，则输出电压 $v_0$ 为负值

1.1.3.2集成型电阻DA网络

电路内部集成结构

（1）CB7520是采用CMOS工艺生产的电流输出型10位D/A转换器，其内部原理图为下图所示，其中包括电子模拟开关，倒T型电阻解码网络和反馈电阻（R=10kΩ），基准电压源 $V_{REF}$ 需要外部提供。输出电流与输入10位自然二进制码的关系为 $i_{\sum}=\frac{V_{REF}}{2^{10}\times R}\sum_{i=0}^{9}(D_i\cdot 2^i)$

（2）表明，输出电流与输入的数字量和模拟参考电压的乘积成正比，且电路中的CMOS开关能承受任一方的电流，即基准电压 $V_{REF}$ 可正、可负，甚至可以是交流电压，具有这种特性的D/A转换器称为乘法DAC（简称MDAC）。由于乘积可以是正负或者是负数。因此它的全称是四象限乘法DAC。

1.1.4权电流型D/A转换器

4位权电流D/A转换器

（1）由于实际的倒T形电阻网络D/A转换器中的模拟开关存在导通电阻和导通压降，这会引起求和电流的误差，从而影响转换精度。如要提高D/A转换器的精度，可采用权电流型D/A转换器。4位权电流转换器的原理图如下。用一组恒流源代替倒T形电阻网络，恒流源从高位到低位的电流大小为 $\frac{I}{2}$

、 $\frac{I}{4}$ 、 $\frac{I}{8}$ 、 $\frac{I}{16}$

（2）当 $D_i=0$ 时，开关 $S_i$ 接地； $D_i=1$ 时，开关 $S_i$ 与运放的反相端相联，相应的权电流流入求和电路分析电路可知

$v_0=i_{\sum}R_f\\=R_f(\frac{I}{2}D_3+\frac{I}{4}D_2+\frac{I}{8}D_1+\frac{I}{16}D_0)\\ =\frac{I}{2^4}\cdot R_f\sum_{i=0}^{3}D_i\cdot 2^i$

实际的权电流D/A转换器

（1）在集成电路中，通常将电流源电路和R-2R网络相结合，直接产生二进制权电流，典型的权电流D/A转换器电路

（2）运放 $A_2$ 、 $R_1$ 、 $T_r$ 和 $-V_{EE}$ 组成的基准电流 $I_{REF}$ 产生电路， $A_2$ 的输出端经 $T_r$ 的集电结组成电流并联负反馈电路。基准电流 $I_{REF}$ 由基准电压 $V_{REF}$ 和电阻 $R_1$ 决定

$I_{REF}=\frac{V_{REF}}{R_1}=I$

（3）由于 $T_r$ 和 $T_3$ 具有相同的 $V_{BE}$ ，而发射极回路的电阻差一倍，所它们的发射极电流也相差一倍，于是有

$I_{E3}=\frac{I_{REF}}{2}=\frac{I}{2}$

（4）图中 $T_3\sim T_0$ 的基极均连接在一起，基极电压相同，只要这些三极管的发射结压降 $V_{BE}$ 相等，则它们的发射极 $e_3\sim e_0$ 就是等电位，这样，从左到右流过2R电阻上的电流就分别为 $\frac{I}{2}$ 、 $\frac{I}{4}$ 、 $\frac{I}{8}$

、 $\frac{I}{16}$ .为了保证每个BJT的发射极电压相等，在发射极电流较大的三极管中按比列地加大了发射结的面积，图中用增加发射极的数目来表示。电路中 $T_3\sim T_0$ 发射极个数分别是8、4、2、1（即发射极的面积为8:4:2:1）。这样，在各BJT射极电流比值为8:4:2:1的情况下， $T_3\sim T_0$ 的射极电流的密度相等，它们的发射结电压 $V_{BE}$ 也就相同。

（5）恒流源 $I_{BB}$ 用来给 $T_r$ 、 $T_3\sim T_0$ 和 $T_c$ 提供必要的基极偏置电流。最右边的三极管 $T_c$ 是为了给倒T形电阻网络提供一个与其他端点等效的终端，所以它的集电极直接接地，且与 $T_0$ 完全匹配

（6）得出输出电压

$v_o=I_{\sum }R_i\\=\frac{R_fV_{REF}}{2^4R_i}(D_3\cdot 2^3\cdot D_2\cdot 2^2\cdot D_1\cdot 2^1\cdot D_0\cdot 2^0)$

（7）对于n位权电流D/A转换器，可推得输出电压

$v_0=\frac{V_{REF}}{R_i}\cdot \frac{R_f}{2^n}\sum_{i=0}^{n-1}(D_i\cdot 2^i)$

DA转换器得实例

1.1.5电阻串联分压式D/A转换器

3位串联分压式D/A转换器

（1） 3位电阻串联分压式D/A转换器的如下图所示。8个阻值相同的电阻R串联对基准电压 $V_{REF}$ 进行分压，每一个分压节点得到的电压值为 $\frac{V_{REF}}{8}$ 的整数倍，分压节点与模拟开关相连接；输入 $D_2D_1D_0$ 通过3线—8线译码器控制相应开关是否导通。每输入一个二进制数字量，与之对应的一个开关接通，则该节点的电压值就会被送倒输出缓冲器。由于输出缓冲器是运放构成的同相电压跟随器，其输入阻抗高，这样就几乎不会向所连通的分压器取用电流，保证各节点电压的精度

集成电阻串联分压式D/A转换器

（1）芯片电源电压 $V_{DD}$ 的范围是（2.7 $\sim$ 5.5V），并直接用 $V_{DD}$ 作为基准电压源。分压器由4096个阻值相同的电阻构成，芯片采用时钟输入端（SCLK）、串行数据输入端（SDI）和帧同步输入（ $\overline{SYNC}$ ）串行接口输入数字量，时钟的最高频率为30MHz

（2）外部输入的二进制在SCLK作用下，从SDI端依次进入移位寄存器，并转换成并行数据保存在内部的数据寄存器中；在这些二进制码的控制下，选择4096个开关之一闭合，从而将对应节点电压连接到输出缓冲器，其输出电压与输入数字量之间的关系为

$v_0=\frac{V_{DD}}{4096}\sum_{i=0}^{11}(D_i\times 2^i)$

1.1.6D/A转换器的双极性输出方式

具有双极性输出电压的D/A转换器

（1）单极性的D/A输出方式，即输出的模拟量全部为正值或者为负值，主要取决于基准电压 $V_{REF}$ 的极性；而输入的数字量均为无符号的自然二进制码

（2）为了转换有符号的数字量，按理说，应该采用双极性的D/A转换器。有符号的二进制数通常用补码表示。

（3）4位二进制补码、偏移码与十进制之间的对应关系如下图所示。补码的最高位为符号位，0表示正数，1表示负数。表中第三列的偏移码是将补码的最高位取反后得到的，它与自然二进制码在形式上相同，但含义是不同的，偏移码表示的是有符号数，0表示负数，1表示正数。从十进制数的角度来看，将自然二进制码代表的十进制数值减去8（或者说，偏移负8），就是偏移码

（4）如果将偏移码看成无符号的二进制码送给单极性D/A转换器作为输入，这时转换得到的模拟量并不是偏移码对应的输出，再减去8所对应的模拟量才是真正的输出。

（5）各电流为实际方向。双极性二进制补码的最高位 $D_3$ 经过非门取反后变成偏移码，送到单极性D/A转换器中，D/A转换的输出 $i_0$ 减去8所对应模拟量 $I_B$ 。后就是真正的输出，即 $i_0=i_{\sum}-I_B$

式中， $I_B$ 的大小应该设计为单极性D/A转换器输入码数1000（即十进制数8）时对应的电流，即 $I_B=\frac{I}{2}$ ，其中 $I=\frac{V_{REF}}{R}$ ，选择合适的 $-V_B$ 和 $R_B$

（6）可以得到总电流为 $i_{\sum}=\frac{I}{2}(1-D_3)+\frac{I}{4}D_2+\frac{I}{8}D_1+\frac{I}{16}D_0$ ，将 $I_B=\frac{I}{2}$ 代入 $i_0=i_{\sum}-I_B$ 可得 $i_o=\frac{I}{2^4}(-2^3D_3+2^2D_2+2^1D_1+2^0D_0)$ 。

（7）电流 $i_0$ 经过运放运放构成的电流—电压变换电路，就能转换成双极性电压输出。将上面的4位二进制码扩展到n位，此时，在运放反相端引入的偏移电流 $\frac{|V_B|}{R_B}=\frac{I}{2}=\frac{|V_{REF}|}{2R}$

单极性D/A转换器实现双极性输出

（1）使用单极性D/A转换器得到双极性电压输出的另一种电路如下图所示。电路的输入 $N_B$ 为补码，将 $N_B$ 的最高位取反，得到4位二进制偏移码，送到单极性D/A转换器，在运放 $A_1$ 的输出端得到的电压 $v_{o1}$ ，其大小为

$v_{o1}=-\frac{V_{REF}}{2^4}(N_B+2^3)$

其中， $N_B$ 为补码， $(N_B+2^3)$ 为偏移码

（2）由于单极性D/A转换器将送入的偏移码当成自然二进制码进行了转换，所以必须在输出 $v_{o1}$ 中扣除十进制数8所对应的输出电压 $\frac{V_{REF}}{2}$ ，于是增加 $A_2$ 构成的反相加法器。最后， $A_2$ 的输出电压为

$v_0=\frac{V_{REF}}{2^4}\cdot N_B$

1.1.7DA的主要性能指标

分辨率

（1）分辨率用来表征D/A转换器对输入量微小变化的敏感程度。理论上，它定义为D/A转换器最小输出电压 $V_{LSB}$ 与最大输出电压 $V_{max}$ 的比值。n位D/A转换器的分辨率表示

分辨率= $\frac{V_{LSB}}{V_{max}}=\frac{1}{2^n-1}$

式子中的， $V_{LSB}$ 是指输入数码仅最低有效位为1，其余位均为0，所对应的输出电压值。 $V_{max}$ 是指输入数码全为1时，所对应的输出电压值，有时也称为满刻度输出电压（ $V_{FSR}$ ）

（2）对于电流输出的D/A转换器来说，则有最小输出电流 $I_{LSB}$ 和满刻度输出电流 $I_{FSR}$ 两个概念。有时，把 $I_{LSB}$ 和 $V_{LSB}$ 简称为LSB，把 $I_{FSR}$ 和 $V_{FSR}$ 简称为FSR

（3）分辨率只与位数有关，与基准电压的大小无关。D/A转换器的位数越多，输出模拟量可能被分离的等级数越多，分辨率越高。

转换精度

（1）转换精度也称为转换误差，它是指D/A转换器实际转换特性与理想转换特性曲线之间的最大偏差。转换误差是由各种因索引起的一个综合性指标，根据产生原因的不同，可以分为静态误差和动态误差。静态误差包括失调误差增益误差和非线性误差等,它们会影响直流信号转换期间转换器的精度;而动态误差通常用于说明转换器的动态性能(如建立时间、转换速率和毛刺脉冲等)。这里介绍静态误差，这些误差通常以LSB为单位表示，或以转换器的满刻度的百分比（%FSR）表示

（2）失调误差

当输人数字量为全0时,其模拟量输出的实际值与起始零点之间的偏差量称为失调误差，又称为零点偏移误差。产生这一误差的主要原因是运放的输出失调电压(零点漂移)，与输入的数字量无关。运放的零漂会使输出电压的转移特性曲线向上或者向下发生平移，典型的误差应≤ $\frac{1}{2}LSB$

（3）增益误差

在修订了失调误差之后，实际转换特性曲线的斜率与理想特性曲线斜率之间的偏差称为增益误差，又称为比例系数误差

产生这一误差误差的原因是基准电压 $V_{REF}$ 偏离标准值或者运放闭环增益偏离设计值造成的所以，增益误差值不是常数，而是与输入码的值成正比，输入码的各位都为1时，误差最大

转换速度

（1）已知D/A转换器输人的数字最发生变化时，输出的模拟量并不能立即达到所对应的量值，它要延迟一段时间。通常用稳定时间和转换速率两个参数来描述DA转授器的转换速度。

（2）稳定时间

指输人数字量变化时，输出稳定在规定的误差范围所需的时间。一般用D/A转换器输入的数字量 $N_B$ 从全0变为全1时，输出电压(或电流)进入与稳态值相差( $\pm$ LSB/2)范围以内所需的时间表示,用 $t_{set}$ 表示， $t_{set}$ 的大小与分辨率、电路结构和制造工艺有关，其典型值范围是10ns~15 us。一般来说，电流输出型D/A转换器的稳定时间比电压输出型D/A转换器的稳定时间短，造成这种差别的原因是电流电压转换电路中的运放的响应时间。

（3）转换速率

指大信号工作状态下，模拟量输出电压的最大变化率。通常以V/us为单位表示。该参数与运放的转换速率SR类似

1.2模数转换器

1.2.2AD转换的分类

AD转换器的分类

（1）AD转换器按其工作原理的不同分为直接A/D转换器和间接A/D转换器两种。直接A/D转换器将模拟信号直接转换为数字信号，这类A/D转换器具有较快的转换速度.典型电路有并行比较型A/D转换器,逐次比较型A/D转换器。而间接A/D转换器则是先将模拟信号转换成某一中间量(时间或频率)，然后再将中间量转换为数字量输出。此类A/D转换器的速度较慢，典型电路有双积分型A/D转换器电压频率转换型A/D转换器等。

1.2.2AD转换的一般工作过程

取样—保持

（1）取样就是按照一定的时间间隔抽取模拟量的值，将连续变化的模拟量转换为时间上面散的模拟量。取样过程示意图如下图所示。图a中,取样信号S(t)控制取样过程,S(t)高电平期间，模拟开关导通，输出信号 $v_o(t)$ 等于输人信号 $v_I(t)$ ,而在S(t)的低由平期间，开关关闭，输出信号 $v_o(t)$ =0。电路工作波形如图b所示，取样的结果 $v_o(t)$ 是一系列窄脉冲 ,其顶部与原模拟信号波形相同，幅值仍然是连续的模拟量，称为样本，但时间上已经离散了。

（2）取样定理：设取样信号S(t)的频率为 $f_s$ ，输入模拟信号 $v_I(t)$ 的最高频率分量的频率为 $f_{max}$ ，则 $f_s$ 与 $f_{max}$ 必须满足的关系是

$f_s\geq 2f_{max}$

（3）取样定理说明为了能够不失真地恢复原来的输入信号,取样频率 $f_s$ 必须不小于输入模拟信号频谱中最高频率 $f_{max}$ 的两倍。或者说，取样得到的信号经低通滤波器后才能重建原输人信号

取样保持电路

（1）将取样所得信号送人A/D转换电路转换成数字信号时往需要定的时间,这样就需要保证转换期间取样点的信号值不变，因此取样以后还需要保持。取样与保持过程一般都是同时完成的，常常将取样保持电路集成在一个芯片(常见的有LF198/298/398、AD1154、MAX1565等)中。

（2）取样-保持电路的原理图及输出波形分别如图(a)、(b)所示。取样-保持电路由输入放大器 $A_1$ ,输出放大器 $A_2$ ，保持电容 $C_H$ 和开关驱动电路组成。电路中要求 $A_{V1}\cdot A_{V2}=1$ ,且 $A_1$ 具有较高的输入阻抗，以减小对信号源的影响。 $A_2$ 选用有较高输人阻抗和低输出阻抗的运放，这样不仅 $C_H$ 上所存电荷不易泄漏，而且电路还具有较高的带负载能力。

（3） $t_0\sim t_1$ 阶段，开关保持S闭合，电路处于取样阶段为。电容器 $C_H$ 充电，由于 $A_{V1}\cdot A_{V2}=1$ ,因此 $V_0=V_I$ ； $t_1\sim t_2$ 时段为保持阶段，在此期间S断开，若 $A_1$ 的输人阻抗足够大,且S为较理想的开关，可认为 $C_H$ 几乎没有放电回路，输出电压 $v_o$ 保持不变，使输出脉冲波形保持平顶。

量化与编码

（1）通常将取样信号的幅值与一个最小数量单位比较，并用该最小数量单位的整倍数来代替该幅值。这一转换过程称为量化。量化时所取的最小数量单位称为量化单位,用 $\bigtriangleup$ 表示。显然，量化单位 $\bigtriangleup$ 是数字量最低有效位为1时所对应的模拟量,即1 $\bigtriangleup$ =1LSB.

（2）将量化的结果用二进制码或其他代码表示出来的过程称为编码，经编码输出的代码就是A/D转换的结果。由于取样电压是连续的，它的值不一定都能被 $\bigtriangleup$ 整除，所以量化前后不可避免地存在误差，此误差称为量化误差,用ε表示。ε属于原理误差，它是无法消除的。A/D转换器的位数越多,1LSB所对应的 $\bigtriangleup$ 值越小，量化误差的绝对值也越小。

（3）量化的方法一般有舍尾取整法和四舍五入法两种。舍尾取整的处理方法是：如输入电压 $v_1$ ，在两个相邻的量化值之间时，即在(n-1) $\bigtriangleup$ < $v_1$ <n $\bigtriangleup$ 时，取 $v_1$ 的量化值为(n-1) $\bigtriangleup$ 。四舍五入的处理方法是：当 $v_1$ 的尾数不足 $\bigtriangleup$ /2时，舍去尾数取整数；当 $v_1$ 的尾数大于或等于 $\bigtriangleup$ /2时，则其量化单位在原数上加上一个 $\bigtriangleup$

（4）例如，要将0~1V的模拟电压转换成3位自然二进制码。最简单的量化方法是等分法,将1V等分成8份,并对每一份进行编码。取量化单位 $\bigtriangleup$ =(1/8) V,并规定凡数值在0V~(1/8) V之间的模拟量，都当作0 $\bigtriangleup$ ，并用二进制码000表示；凡数值在(1/8)V $\sim$ (2/8) V之间的模拟量，都当作1 $\bigtriangleup$ ，并用二进制码001表示；其量化和编码过程如图a所示，这就是舍尾取整法。这种方法是将不足一个量化单位的值舍去，其最大量化误差为 $\bigtriangleup$ ，即(1/8) V。

（5）取量化单位 $\bigtriangleup$ =（2/15）V，并规定凡数值在0V~(1/15) v之间的模拟电压都当作0 $\bigtriangleup$ ,用二进制码000表示;而数值在(1/15) V~(3/15) v之间的模拟电压都当作1 $\bigtriangleup$ ,用二进制码001表示;以此类推。可见，这种量化方法把每个二进制代码所代表的模拟电压值规定在量化间隔的中点，它可能带来的最大量化误差为 $\bigtriangleup$ /2,即(1/15) V。由于这种量化误差较小,在集成A/D转换器中得到了广泛应用。

1.2.3逐次逼近型A/D转换器

转换原理

（1）逐次比较型A/D转换器是应用较多的一种转换器。这种转换器的转换过程与用天平称物体的重量相似。假设所用天平的砝码一个比另一个重量少一半,其称重规则是，从最重的砝码开始试放，与被称物重进行比较，若物体重于砝码，则保留该碰码，否则移去。再加一个次重的砝码.判断砝码的重量是否大于物重.决定第2个砝码的去留照此方法一直加到最小一个砝码为止。最后，将所有留下的砝码重量相加，就得到物体重量。

（2）逐次比较A/D转换技术，就是取一个数字量加到D/A转换器上，于是得到一个对应的模拟电压 $v_0$ ，与待转换的模拟量 $v_I$ 进行比较。通常所取数字量从高位到低位逐位比较，决定该位是留1还是留0,当所有位都尝试后，就能找到与输人电压 $v_I$ ，最接近(误差在+1/2 LSB之内)的数字代码。

（3）下图为逐次比较型A/D转换器的框图。它包括D/A转换器、逐次逼近寄存器( ucessivse approximation register ，简称SAR)和控制逻辑电路、电压比较器和时钟源。为保证转换期间保持信号不变，转换前须有取样-保持电路。

（4）逐次比较型A/D转换器通常有一个开始转换的启动信号(START),以及一个转换结束信号(EOC)。对于不同的芯片，这两个信号的极性和名称可能会有所不同，但基本概念是相同的。

（5）在启动信号( $\overline{START}$ )为低电平时，先将寄存器(SAR)清零，加到D/A转换器的数字量为全0。在 $\overline{START}$ 从0跳变为1时，开始转换，在转换期间，取样-保持放大电路工作在保持模式，即 $v_I$ 保持不变。在时钟信号的作用下，首先将SAR的最高位(MSB) $D_{n-1}$ 置为1,即将二进制码10……0送入D/A转换器，可知, $v_o=\frac{V_{REF}}{2}$ ; $v_o$ 与输入电压 $v_I$ 比较。如果 $v_o$ > $v_I$ ,说明数字量不够大，则 $D_{n-1}$ 的这个1应该保留；如果 $v_o$ < $v_I$ ,说明数字量太大了，这个1应该去掉(变为0)。接着，按同样的方法将次高位置1,并再次比较 $v_o$ 和 $v_I$ ，以决定这一位的1是否应该保留。以此类推，直到完成最低位(LSB) $D_0$ 的比较。在转换期间，信号 $\overline{EOC}$ 一直为高电平，输出数据无效,在EOC下降沿到来时，输出数据才是有效的。

（6）转换后数字量可以并行输出，也可以串行输出,或者两种方式同时输出。目前，逐次比较型A/D转换器的采样频率达到兆赫兹，分辨率可达到18位，有些芯片是多通道数据采集

转换电路

（1）下图是一种4位逐次比较型A/D转换器的逻辑电路。图中，移位寄存器具有同步置数和移位功能，F为其并行置数控制端，低电平有效，S为串行数据输入端。5个D触发器组成数据寄存器，输出数字量为 $D_3\sim D_0=Q_4\sim Q_1$ ，在启动脉冲下降沿将 $FF_0\sim FF_3$ 的输出 $Q_5$ 置1，时钟脉冲CP通过门 $G_1$ 进入移位寄存器

（2）在启动脉冲为低电平期间，移位寄存器的置数控制端F=0，在第一个CP脉冲作用下，移位寄存器将并行数据输入端(E、D、C、B、A)的数据存入寄存器，于是 $Q_EQ_DQ_CQ_BQ_A$ =11110。 $Q_A$ 的低电平 $FF_4$ 最高位 $Q_4$ 置1，其余触发器保持0状态，即 $Q_4Q_3Q_2Q_1=1000$ 。该数字量加到D/A转换器的输入端上，在其输出端得到相应的模拟电压 $v_o=\frac{V_{REF}}{2}$ ， $v_o'$ 送入比较器与输入电压 $v_I$ 比较，若 $v_o'$ < $v_I$ ，则比较器输出 $v_c$ 为1，否则为0。比较结果送到 $FF_1\sim FF_4$ 的数据输入端 $D_1\sim D_4$

（3）第二个CP脉冲到来后(此前启动脉冲已变为高电平)，串行数据S进入移位寄存器。 $Q_A=S=1$ 同时原来移位寄存器的数据向左移动一位，于是 $Q_EQ_DQ_CQ_BQ_A=11101$ 。由于 $Q_B=0$ ,使触发器 $FF_3$ 的输出Q3由0变1，这个正跳变作为 $FF_4$ 的CP信号,使第一次比较的结果 $v_c$ 保存于Q4。此时，由于 $FF_0\sim FF_2$ 时钟输入端无正跳沿，它们保持原状态不变。 $Q_3$ 变1后建立了新的D/A转换器的数据，若原来的 $v_c$ =1,则 $Q_4Q_3Q_2Q_1=1100$ 若原来的 $Q_4Q_3Q_2Q_1=0100$ 经过D/A转换器后,得到新的 $v_o'$ 再与输入电压 $v_I$ 相比较,比较结果在第三个时钟脉冲作用下存于 $Q_3$ ......如此进行，直到QE由1变0,并作用于 $FF_5$ 的异步清零端，使 $Q_5$ 由1变0后,门 $G_1$ 将时钟信号CP封锁转换完毕。电路的输出端 $D_3D_2D_1D_0$ 得到与输入电压 $v_I$ 成正比的数字量

1.2.4AD的主要性能指标

分辨率

（1）A/D转换器的分辨率用输出二进制(或十进制)数的位数表示。它说明A/D转换器对输入信号的分辨能力。从理论上讲,n位输出的A/D转换器能区分 $2^n$ 个输入模拟电压信号的不同等级，能区分输入电压的最小值为满量程输入的1/ $2^n$ 。例如，当输入电压的最大值为5 V时，输出为10位二进制码的A/D转换器，可以分辨的最小输入电压为4.88mV。因此,在最大输入电压一定时，输出位数越多，量化单位越小，分辨率越高。

转换精度

（1）由于模拟量是连续的，而数字量是离散的，所以，一般是某个范围中的模拟量对应于某一个数字量。这就是说，在A/D转换时，模拟量和数字量之间并不是一一对应的关系。于是就有一个转换精度的问题。

（2）转换精度(或称为转换误差)反映了A/D转换器的实际值接近理想值的精确程度，通常用数字量的最低有效位(LSB)来表示，有时也以转换器满刻度的百分比(%FSR)表示。转换误差包括失调误差、增益误差级差非线性误差和整体非线性误差等。

1.2.5地线连接

（1）在使用模数、数模转换电路时，必须正确地处理模拟电路和数字电路地线的连接问题，否则会产生严重的干扰，影响转换结果的准确性。A/D、D/A及取样保持芯片都提供了独立的模拟地(AGND)和数字地(DGND)的引脚，而微处理器属于数字电路。在线路设计中，必须将所有器件的模拟地和数字地分别相连，然后将模拟地与数字地仅在一点上相连接。