FPGA中推荐的HDL设计方法之时钟方案