Verilog HDL语言设计一个比较电路