8位串行输入、并行输出的位移缓存器
并行输入一般是将一串数据（如八位数据）先输入数据缓冲器，当数据达到八位时一同输入目的寄存器。
而串行输入一般是将数据一位一位传输，通常这样的数据效率不会很高，而且在数据中要加入起始标志和结束标志位。
并行输出为三态输出
三态输出（逻辑“0”，逻辑“1”和高阻态）
在SCK（同步时钟） 的上升沿，串行数据由SDL输入到内部的8位位移缓存器，并由Q7'输出，
而并行输出则是在LCK的上升沿将在8位位移缓存器的数据存入到8位并行输出缓存器。
| 符号 | 引脚 | 描述 |
| Q0--Q7 | 第15脚，第1-7脚 |
8位并行数据输出， |
| GND | 第8脚 | 地 |
| Q7’ | 第9脚 | 串行数据输出 |
| MR | 第10脚 | 主复位（低电平） |
| SHCP | 第11脚 | 数据输入时钟线 |
| STCP | 第12脚 | 输出存储器锁存时钟线 |
| OE | 第13脚 | 输出有效（低电平） |
| DS | 第14脚 | 串行数据输入 |
| VCC | 第16脚 | 电源 |
595移位寄存器有
一个串行移位输入（Ds）
一个串行输出（Q7’）
一个异步的低电平复位，
存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。
时钟频率就是晶振的频率
时钟信号：https://baike.baidu.com/item/%E6%97%B6%E9%92%9F%E4%BF%A1%E5%8F%B7/3414770