VHDL及Verilog，遇到的各种编译错误及修改办法