【Verilog HDL】设计硬件电路时，如何避免生成锁存器？