FPGA数字信号处理（27）卷积编码器与Viterbi译码器设计 - 代码天地

FPGA数字信号处理（27）卷积编码器与Viterbi译码器设计

其他 2018-09-26 22:16:58 阅读次数: 0

NoSuchKey

猜你喜欢

转载自blog.csdn.net/FPGADesigner/article/details/82755964

FPGA数字信号处理（27）卷积编码器与Viterbi译码器设计

VHDL编码器和译码器的设计

【FPGA】Verilog：组合电路 | 3—8译码器 | 编码器 | 74LS148

VHDL实现编码器和译码器

RobeiEDA 编码/译码器的设计

FPGA数字信号处理（26）加扰器与解扰器设计

FPGA数字信号处理（25）数字相关器设计（经典结构）

FPGA数字信号处理（24）数字相关器设计（简化结构）

数字电路基础那些事1——组合逻辑：从译码器到编码器

数字信号处理的FPGA实现——混频器（Mixer）

FPGA数字信号处理（二）并行FIR滤波器Verilog设计

FPGA数字信号处理（三）串行FIR滤波器Verilog设计

FPGA数字信号处理（七）级联型IIR滤波器Verilog设计

FPGA数字信号处理（六）直接型IIR滤波器Verilog设计

FPGA数字信号处理（21）多级半带(HB)滤波器设计

FPGA数字信号处理（20）单级半带(HB)滤波器设计

FPGA数字信号处理（十六）单级CIC滤波器Verilog设计

FPGA数字信号处理（十七）多级CIC滤波器Verilog设计

217维特比译码器的FPGA设计

数字电路实验二：FPGA实验箱内置单脉冲测试、数码管基础测试、74LS197产生8421码循环测试信号、实现8421码-＞格雷码译码器、3-8译码器、设计改进实现48译码器a段显示译码电路

数字逻辑_译码器

fpga组合逻辑（4位比较器、8-3优先编码器、38译码器实现全减器、数据选择器实现逻辑函数等）

FPGA刷题P4：使用8-3优先编码器实现16-4优先编码器、使用3-8译码器实现全减器、实现3-8译码器、使用3-8译码器实现逻辑函数、数据选择器实现逻辑电路

VHDL 入门 02编码器译码器选择器移位逻辑

哈夫曼编码/译码器的设计与实现

FPGA笔记2——38译码器

计算机组成原理：编码器和译码器

单片机什么是编码器？什么是译码器？

FPGA数字信号处理

FPGA数字信号处理（十五）多速率FIR滤波器

今日推荐

周排行

阿里云服务器ECS开放8080端口

求正弦和余弦

链表倒数第n个节点

vue.js入门（13）实战demo

Java学习——day 15

My First Day in CSDN

Oracle11g 密码延迟认证导致library cache lock的情况分析

SAP ALV输出字段内容前增加空格

CloudFlare 推出免费 VPN 服务「Warp」，你懂的！

BUG(跑SLAM14-ch10)

每日归档

更多

2025-03-16(0)

2025-03-15(0)

2025-03-14(0)

2025-03-13(0)

2025-03-12(0)

2025-03-11(0)

2025-03-10(0)

2025-03-09(0)

2025-03-08(0)

2025-03-07(0)