【CPU微架构设计】利用Verilog设计基于饱和计数器和BTB的分支预测器